Searched refs:OUTREG8 (Results 1 - 25 of 35) sorted by relevance

12

/xsrc/external/mit/xf86-video-savage/dist/src/
H A Dsavage_accel.c384 OUTREG8(CRT_ADDRESS_REG,0x69);
386 OUTREG8(CRT_DATA_REG,byte);
395 OUTREG8(CRT_ADDRESS_REG,0x50);
397 OUTREG8(CRT_DATA_REG, byte);
473 OUTREG8(CRT_ADDRESS_REG,0x88);
475 OUTREG8(CRT_DATA_REG,byte);
482 OUTREG8(CRT_ADDRESS_REG,MEMORY_CONFIG_REG); /* cr31 */
484 OUTREG8(CRT_DATA_REG,byte); /* perhaps this should be 0x0c */
487 OUTREG8(SEQ_ADDRESS_REG,0x01);
489 OUTREG8(SEQ_DATA_RE
[all...]
H A Dsavage_regs.h226 OUTREG8(CRT_ADDRESS_REG,0x11); \
247 OUTREG8(CRT_ADDRESS_REG, 0x17); \
263 OUTREG8(CRT_ADDRESS_REG, reg); \
265 OUTREG8(CRT_DATA_REG, INREG8(CRT_DATA_REG)); \
271 OUTREG8(CRT_ADDRESS_REG, reg); \
273 OUTREG8(CRT_DATA_REG, a); \
274 OUTREG8(CRT_DATA_REG, a); \
H A Dsavage_streams.c373 OUTREG8(CRT_ADDRESS_REG,0x86);
374 OUTREG8(CRT_DATA_REG,0x2c);
376 OUTREG8(CRT_ADDRESS_REG,0x87);
377 OUTREG8(CRT_DATA_REG,0xf8);
379 OUTREG8(CRT_ADDRESS_REG,0x89);
380 OUTREG8(CRT_DATA_REG,0x40);
424 OUTREG8(CRT_ADDRESS_REG,0x90);
425 OUTREG8(CRT_DATA_REG,INREG8(CRT_DATA_REG)|0x40);
428 OUTREG8(CRT_ADDRESS_REG,0x90);
429 OUTREG8(CRT_DATA_RE
[all...]
H A Dsavage_vbe.c86 OUTREG8 (SEQ_ADDRESS_REG,0x01);
88 OUTREG8(SEQ_DATA_REG,byte);
H A Dsavage_driver.h186 #define OUTREG8(addr,val) MMIO_OUT8(psav->MapBase, addr, val) macro
/xsrc/external/mit/xf86-video-intel/dist/src/legacy/i810/
H A Di810_cursor.c190 OUTREG8(CURSOR_X_LO, x & 0xFF);
191 OUTREG8(CURSOR_X_HI, (((x >> 8) & 0x07) | flag));
199 OUTREG8(CURSOR_Y_LO, y & 0xFF);
200 OUTREG8(CURSOR_Y_HI, (((y >> 8) & 0x07) | flag));
216 OUTREG8(CURSOR_CONTROL, CURSOR_ORIGIN_DISPLAY | CURSOR_MODE_64_ARGB_AX);
219 OUTREG8(CURSOR_CONTROL, CURSOR_ORIGIN_DISPLAY | CURSOR_MODE_64_3C);
224 OUTREG8(PIXPIPE_CONFIG_0, tmp);
235 OUTREG8(PIXPIPE_CONFIG_0, tmp);
254 OUTREG8(PIXPIPE_CONFIG_0, tmp);
269 OUTREG8(PIXPIPE_CONFIG_
[all...]
H A Di810_driver.c896 OUTREG8(DRAM_ROW_CNTL_HI, temp);
903 OUTREG8(VCLK2_VCO_DIV_SEL, i810Reg->VideoClk2_DivisorSel);
917 OUTREG8(PIXPIPE_CONFIG_0, temp);
977 OUTREG8(DRAM_ROW_CNTL_HI, temp);
982 OUTREG8(BITBLT_CNTL, temp);
987 OUTREG8(DISPLAY_CNTL, temp);
992 OUTREG8(PIXPIPE_CONFIG_0, temp);
997 OUTREG8(PIXPIPE_CONFIG_2, temp);
1003 OUTREG8(PIXPIPE_CONFIG_1, temp);
2066 OUTREG8(DPMS_SYNC_SELEC
[all...]
H A Di810_common.h90 #define OUTREG8(addr, val) do { \ macro
93 ErrorF("OUTREG8(0x%lx, 0x%lx) in %s\n", (unsigned long)(addr), \
/xsrc/external/mit/xf86-video-intel-2014/dist/src/legacy/i810/
H A Di810_cursor.c190 OUTREG8(CURSOR_X_LO, x & 0xFF);
191 OUTREG8(CURSOR_X_HI, (((x >> 8) & 0x07) | flag));
199 OUTREG8(CURSOR_Y_LO, y & 0xFF);
200 OUTREG8(CURSOR_Y_HI, (((y >> 8) & 0x07) | flag));
216 OUTREG8(CURSOR_CONTROL, CURSOR_ORIGIN_DISPLAY | CURSOR_MODE_64_ARGB_AX);
219 OUTREG8(CURSOR_CONTROL, CURSOR_ORIGIN_DISPLAY | CURSOR_MODE_64_3C);
224 OUTREG8(PIXPIPE_CONFIG_0, tmp);
235 OUTREG8(PIXPIPE_CONFIG_0, tmp);
254 OUTREG8(PIXPIPE_CONFIG_0, tmp);
269 OUTREG8(PIXPIPE_CONFIG_
[all...]
H A Di810_driver.c896 OUTREG8(DRAM_ROW_CNTL_HI, temp);
903 OUTREG8(VCLK2_VCO_DIV_SEL, i810Reg->VideoClk2_DivisorSel);
917 OUTREG8(PIXPIPE_CONFIG_0, temp);
977 OUTREG8(DRAM_ROW_CNTL_HI, temp);
982 OUTREG8(BITBLT_CNTL, temp);
987 OUTREG8(DISPLAY_CNTL, temp);
992 OUTREG8(PIXPIPE_CONFIG_0, temp);
997 OUTREG8(PIXPIPE_CONFIG_2, temp);
1003 OUTREG8(PIXPIPE_CONFIG_1, temp);
2066 OUTREG8(DPMS_SYNC_SELEC
[all...]
H A Di810_common.h90 #define OUTREG8(addr, val) do { \ macro
93 ErrorF("OUTREG8(0x%lx, 0x%lx) in %s\n", (unsigned long)(addr), \
/xsrc/external/mit/xf86-video-intel-old/dist/src/
H A Di810_cursor.c189 OUTREG8(CURSOR_X_LO, x & 0xFF);
190 OUTREG8(CURSOR_X_HI, (((x >> 8) & 0x07) | flag));
198 OUTREG8(CURSOR_Y_LO, y & 0xFF);
199 OUTREG8(CURSOR_Y_HI, (((y >> 8) & 0x07) | flag));
215 OUTREG8(CURSOR_CONTROL, CURSOR_ORIGIN_DISPLAY | CURSOR_MODE_64_ARGB_AX);
218 OUTREG8(CURSOR_CONTROL, CURSOR_ORIGIN_DISPLAY | CURSOR_MODE_64_3C);
223 OUTREG8(PIXPIPE_CONFIG_0, tmp);
234 OUTREG8(PIXPIPE_CONFIG_0, tmp);
250 OUTREG8(PIXPIPE_CONFIG_0, tmp);
265 OUTREG8(PIXPIPE_CONFIG_
[all...]
H A Di810_driver.c1243 OUTREG8(DRAM_ROW_CNTL_HI, temp);
1250 OUTREG8(VCLK2_VCO_DIV_SEL, i810Reg->VideoClk2_DivisorSel);
1264 OUTREG8(PIXPIPE_CONFIG_0, temp);
1324 OUTREG8(DRAM_ROW_CNTL_HI, temp);
1329 OUTREG8(BITBLT_CNTL, temp);
1334 OUTREG8(DISPLAY_CNTL, temp);
1339 OUTREG8(PIXPIPE_CONFIG_0, temp);
1344 OUTREG8(PIXPIPE_CONFIG_2, temp);
1350 OUTREG8(PIXPIPE_CONFIG_1, temp);
2427 OUTREG8(DPMS_SYNC_SELEC
[all...]
H A Dcommon.h123 #define OUTREG8(addr, val) do { \ macro
126 ErrorF("OUTREG8(0x%lx, 0x%lx) in %s\n", (unsigned long)(addr), \
/xsrc/external/mit/xf86-video-ati/dist/src/
H A Dradeon_macros.h66 #define OUTREG8(addr, val) MMIO_OUT8(RADEONMMIO, addr, val) macro
96 OUTREG8(AVIVO_DC_LUT_RW_INDEX, (idx)); \
98 OUTREG8(RADEON_PALETTE_INDEX, (idx)); \
120 OUTREG8(AVIVO_DC_LUT_RW_INDEX, (idx)); \
H A Dradeon_mm_i2c.c111 OUTREG8 (RADEON_I2C_CNTL_0 + 0, reg);
116 OUTREG8 (RADEON_I2C_CNTL_0 + 1, (reg |((RADEON_I2C_GO|RADEON_I2C_ABORT) >> 8)));
149 OUTREG8(RADEON_I2C_DATA, WriteBuffer[loop]);
234 OUTREG8(RADEON_I2C_DATA, WriteBuffer[loop]);
359 OUTREG8(RADEON_I2C_CNTL_1+2, ((RADEON_I2C_SEL | RADEON_I2C_EN)>>16));
360 OUTREG8(RADEON_I2C_CNTL_0+0, (RADEON_I2C_DONE | RADEON_I2C_NACK | RADEON_I2C_HALT | RADEON_I2C_SOFT_RST | RADEON_I2C_DRIVE_EN | RADEON_I2C_DRIVE_SEL));
/xsrc/external/mit/xf86-video-intel-old/dist/src/reg_dumper/
H A Dreg_dumper.h73 #define OUTREG8(reg, val) \ macro
/xsrc/external/mit/xf86-video-mga/dist/src/
H A Dmga_dacG.c436 OUTREG8(MGAREG_MEM_MISC_WRITE, ucTempByte);
474 OUTREG8(MGAREG_MEM_MISC_WRITE, ucTempByte);
476 OUTREG8(MGAREG_SEQ_INDEX, 1);
478 OUTREG8(MGAREG_SEQ_DATA, ucTempByte & ~0x8);
498 OUTREG8(MGAREG_CRTCEXT_INDEX, 0x1E);
502 OUTREG8(MGAREG_CRTCEXT_DATA, ucTempByte+1);
518 OUTREG8(MGAREG_MEM_MISC_WRITE, ucTempByte);
565 OUTREG8(MGAREG_SEQ_INDEX, 1);
567 OUTREG8(MGAREG_SEQ_DATA, ucTempByte & ~0x8);
697 OUTREG8(MGAREG_MEM_MISC_WRIT
[all...]
H A Dmga_g450pll.c273 OUTREG8(0x3c00, MGA1064_PIX_PLL_STAT);
275 OUTREG8(0x3c00, MGA1064_VID_PLL_STAT);
374 OUTREG8(0x1fc2, (CARD8)(ucMisc | CLKSEL_MGA));
H A Dmga_driver.c1155 OUTREG8(MGAREG_SEQ_INDEX, 0x01);
1160 OUTREG8(MGAREG_SEQ_DATA, seq1);
1198 OUTREG8(MGAREG_CRTCEXT_INDEX, 3);
1200 OUTREG8(MGAREG_CRTCEXT_DATA, tmp | 0x80);
1228 OUTREG8(MGAREG_CRTC_INDEX, 0);
1258 OUTREG8(MGAREG_CRTC_INDEX, 0); /* flush the cache */
1269 OUTREG8(MGAREG_CRTCEXT_INDEX, 3);
1270 OUTREG8(MGAREG_CRTCEXT_DATA, tmp);
1273 OUTREG8(MGAREG_SEQ_INDEX, 0x01);
1278 OUTREG8(MGAREG_SEQ_DAT
[all...]
H A Dmga.h97 #define OUTREG8(addr, val) MMIO_OUT8(pMga->IOBase, addr, val) macro
115 #define OUTREG8(addr,val) MGAdbg_outreg8(pScrn, addr, val, __FUNCTION__) macro
164 #define outMGAdreg(reg, val) OUTREG8(RAMDAC_OFFSET + (reg), val)
H A Dmga_dh.c253 OUTREG8(MGAREG_MEM_MISC_WRITE, (CARD8)(ucByte & ~(HSYNCPOL| VSYNCPOL) ));
/xsrc/external/mit/xf86-video-i740/dist/src/
H A Di740.h56 #define OUTREG8(addr, val) *(volatile CARD8 *)(pI740->MMIOBase + (addr)) = (val) macro
/xsrc/external/mit/xf86-video-neomagic/dist/src/
H A Dneo.h303 #define OUTREG8(addr, val) MMIO_OUT8(nPtr->NeoMMIOBase, addr, val) macro
/xsrc/external/mit/xf86-video-r128/dist/src/
H A Dr128_reg.h56 #define OUTREG8(addr, val) MMIO_OUT8(R128MMIO, addr, val) macro
75 OUTREG8(R128_CLOCK_CNTL_INDEX, ((addr) & 0x3f) | R128_PLL_WR_EN); \
89 OUTREG8(R128_PALETTE_INDEX, (idx)); \

Completed in 33 milliseconds

12