1/* $NetBSD: qcom,gcc-sm8350.h,v 1.1.1.1 2021/11/07 16:49:57 jmcneill Exp $ */ 2 3/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 4/* 5 * Copyright (c) 2019-2020, The Linux Foundation. All rights reserved. 6 * Copyright (c) 2020-2021, Linaro Limited 7 */ 8 9#ifndef _DT_BINDINGS_CLK_QCOM_GCC_SM8350_H 10#define _DT_BINDINGS_CLK_QCOM_GCC_SM8350_H 11 12/* GCC HW clocks */ 13#define CORE_BI_PLL_TEST_SE 0 14#define PCIE_0_PIPE_CLK 1 15#define PCIE_1_PIPE_CLK 2 16#define UFS_CARD_RX_SYMBOL_0_CLK 3 17#define UFS_CARD_RX_SYMBOL_1_CLK 4 18#define UFS_CARD_TX_SYMBOL_0_CLK 5 19#define UFS_PHY_RX_SYMBOL_0_CLK 6 20#define UFS_PHY_RX_SYMBOL_1_CLK 7 21#define UFS_PHY_TX_SYMBOL_0_CLK 8 22#define USB3_PHY_WRAPPER_GCC_USB30_PIPE_CLK 9 23#define USB3_UNI_PHY_SEC_GCC_USB30_PIPE_CLK 10 24 25/* GCC clocks */ 26#define GCC_AGGRE_NOC_PCIE_0_AXI_CLK 11 27#define GCC_AGGRE_NOC_PCIE_1_AXI_CLK 12 28#define GCC_AGGRE_NOC_PCIE_TBU_CLK 13 29#define GCC_AGGRE_UFS_CARD_AXI_CLK 14 30#define GCC_AGGRE_UFS_CARD_AXI_HW_CTL_CLK 15 31#define GCC_AGGRE_UFS_PHY_AXI_CLK 16 32#define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK 17 33#define GCC_AGGRE_USB3_PRIM_AXI_CLK 18 34#define GCC_AGGRE_USB3_SEC_AXI_CLK 19 35#define GCC_BOOT_ROM_AHB_CLK 20 36#define GCC_CAMERA_HF_AXI_CLK 21 37#define GCC_CAMERA_SF_AXI_CLK 22 38#define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 23 39#define GCC_CFG_NOC_USB3_SEC_AXI_CLK 24 40#define GCC_DDRSS_GPU_AXI_CLK 25 41#define GCC_DDRSS_PCIE_SF_TBU_CLK 26 42#define GCC_DISP_HF_AXI_CLK 27 43#define GCC_DISP_SF_AXI_CLK 28 44#define GCC_GP1_CLK 29 45#define GCC_GP1_CLK_SRC 30 46#define GCC_GP2_CLK 31 47#define GCC_GP2_CLK_SRC 32 48#define GCC_GP3_CLK 33 49#define GCC_GP3_CLK_SRC 34 50#define GCC_GPLL0 35 51#define GCC_GPLL0_OUT_EVEN 36 52#define GCC_GPLL4 37 53#define GCC_GPLL9 38 54#define GCC_GPU_GPLL0_CLK_SRC 39 55#define GCC_GPU_GPLL0_DIV_CLK_SRC 40 56#define GCC_GPU_IREF_EN 41 57#define GCC_GPU_MEMNOC_GFX_CLK 42 58#define GCC_GPU_SNOC_DVM_GFX_CLK 43 59#define GCC_PCIE0_PHY_RCHNG_CLK 44 60#define GCC_PCIE1_PHY_RCHNG_CLK 45 61#define GCC_PCIE_0_AUX_CLK 46 62#define GCC_PCIE_0_AUX_CLK_SRC 47 63#define GCC_PCIE_0_CFG_AHB_CLK 48 64#define GCC_PCIE_0_CLKREF_EN 49 65#define GCC_PCIE_0_MSTR_AXI_CLK 50 66#define GCC_PCIE_0_PHY_RCHNG_CLK_SRC 51 67#define GCC_PCIE_0_PIPE_CLK 52 68#define GCC_PCIE_0_PIPE_CLK_SRC 53 69#define GCC_PCIE_0_SLV_AXI_CLK 54 70#define GCC_PCIE_0_SLV_Q2A_AXI_CLK 55 71#define GCC_PCIE_1_AUX_CLK 56 72#define GCC_PCIE_1_AUX_CLK_SRC 57 73#define GCC_PCIE_1_CFG_AHB_CLK 58 74#define GCC_PCIE_1_CLKREF_EN 59 75#define GCC_PCIE_1_MSTR_AXI_CLK 60 76#define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 61 77#define GCC_PCIE_1_PIPE_CLK 62 78#define GCC_PCIE_1_PIPE_CLK_SRC 63 79#define GCC_PCIE_1_SLV_AXI_CLK 64 80#define GCC_PCIE_1_SLV_Q2A_AXI_CLK 65 81#define GCC_PDM2_CLK 66 82#define GCC_PDM2_CLK_SRC 67 83#define GCC_PDM_AHB_CLK 68 84#define GCC_PDM_XO4_CLK 69 85#define GCC_QMIP_CAMERA_NRT_AHB_CLK 70 86#define GCC_QMIP_CAMERA_RT_AHB_CLK 71 87#define GCC_QMIP_DISP_AHB_CLK 72 88#define GCC_QMIP_VIDEO_CVP_AHB_CLK 73 89#define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 74 90#define GCC_QUPV3_WRAP0_CORE_2X_CLK 75 91#define GCC_QUPV3_WRAP0_CORE_CLK 76 92#define GCC_QUPV3_WRAP0_S0_CLK 77 93#define GCC_QUPV3_WRAP0_S0_CLK_SRC 78 94#define GCC_QUPV3_WRAP0_S1_CLK 79 95#define GCC_QUPV3_WRAP0_S1_CLK_SRC 80 96#define GCC_QUPV3_WRAP0_S2_CLK 81 97#define GCC_QUPV3_WRAP0_S2_CLK_SRC 82 98#define GCC_QUPV3_WRAP0_S3_CLK 83 99#define GCC_QUPV3_WRAP0_S3_CLK_SRC 84 100#define GCC_QUPV3_WRAP0_S4_CLK 85 101#define GCC_QUPV3_WRAP0_S4_CLK_SRC 86 102#define GCC_QUPV3_WRAP0_S5_CLK 87 103#define GCC_QUPV3_WRAP0_S5_CLK_SRC 88 104#define GCC_QUPV3_WRAP0_S6_CLK 89 105#define GCC_QUPV3_WRAP0_S6_CLK_SRC 90 106#define GCC_QUPV3_WRAP0_S7_CLK 91 107#define GCC_QUPV3_WRAP0_S7_CLK_SRC 92 108#define GCC_QUPV3_WRAP1_CORE_2X_CLK 93 109#define GCC_QUPV3_WRAP1_CORE_CLK 94 110#define GCC_QUPV3_WRAP1_S0_CLK 95 111#define GCC_QUPV3_WRAP1_S0_CLK_SRC 96 112#define GCC_QUPV3_WRAP1_S1_CLK 97 113#define GCC_QUPV3_WRAP1_S1_CLK_SRC 98 114#define GCC_QUPV3_WRAP1_S2_CLK 99 115#define GCC_QUPV3_WRAP1_S2_CLK_SRC 100 116#define GCC_QUPV3_WRAP1_S3_CLK 101 117#define GCC_QUPV3_WRAP1_S3_CLK_SRC 102 118#define GCC_QUPV3_WRAP1_S4_CLK 103 119#define GCC_QUPV3_WRAP1_S4_CLK_SRC 104 120#define GCC_QUPV3_WRAP1_S5_CLK 105 121#define GCC_QUPV3_WRAP1_S5_CLK_SRC 106 122#define GCC_QUPV3_WRAP2_CORE_2X_CLK 107 123#define GCC_QUPV3_WRAP2_CORE_CLK 108 124#define GCC_QUPV3_WRAP2_S0_CLK 109 125#define GCC_QUPV3_WRAP2_S0_CLK_SRC 110 126#define GCC_QUPV3_WRAP2_S1_CLK 111 127#define GCC_QUPV3_WRAP2_S1_CLK_SRC 112 128#define GCC_QUPV3_WRAP2_S2_CLK 113 129#define GCC_QUPV3_WRAP2_S2_CLK_SRC 114 130#define GCC_QUPV3_WRAP2_S3_CLK 115 131#define GCC_QUPV3_WRAP2_S3_CLK_SRC 116 132#define GCC_QUPV3_WRAP2_S4_CLK 117 133#define GCC_QUPV3_WRAP2_S4_CLK_SRC 118 134#define GCC_QUPV3_WRAP2_S5_CLK 119 135#define GCC_QUPV3_WRAP2_S5_CLK_SRC 120 136#define GCC_QUPV3_WRAP_0_M_AHB_CLK 121 137#define GCC_QUPV3_WRAP_0_S_AHB_CLK 122 138#define GCC_QUPV3_WRAP_1_M_AHB_CLK 123 139#define GCC_QUPV3_WRAP_1_S_AHB_CLK 124 140#define GCC_QUPV3_WRAP_2_M_AHB_CLK 125 141#define GCC_QUPV3_WRAP_2_S_AHB_CLK 126 142#define GCC_SDCC2_AHB_CLK 127 143#define GCC_SDCC2_APPS_CLK 128 144#define GCC_SDCC2_APPS_CLK_SRC 129 145#define GCC_SDCC4_AHB_CLK 130 146#define GCC_SDCC4_APPS_CLK 131 147#define GCC_SDCC4_APPS_CLK_SRC 132 148#define GCC_THROTTLE_PCIE_AHB_CLK 133 149#define GCC_UFS_1_CLKREF_EN 134 150#define GCC_UFS_CARD_AHB_CLK 135 151#define GCC_UFS_CARD_AXI_CLK 136 152#define GCC_UFS_CARD_AXI_CLK_SRC 137 153#define GCC_UFS_CARD_AXI_HW_CTL_CLK 138 154#define GCC_UFS_CARD_ICE_CORE_CLK 139 155#define GCC_UFS_CARD_ICE_CORE_CLK_SRC 140 156#define GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK 141 157#define GCC_UFS_CARD_PHY_AUX_CLK 142 158#define GCC_UFS_CARD_PHY_AUX_CLK_SRC 143 159#define GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK 144 160#define GCC_UFS_CARD_RX_SYMBOL_0_CLK 145 161#define GCC_UFS_CARD_RX_SYMBOL_0_CLK_SRC 146 162#define GCC_UFS_CARD_RX_SYMBOL_1_CLK 147 163#define GCC_UFS_CARD_RX_SYMBOL_1_CLK_SRC 148 164#define GCC_UFS_CARD_TX_SYMBOL_0_CLK 149 165#define GCC_UFS_CARD_TX_SYMBOL_0_CLK_SRC 150 166#define GCC_UFS_CARD_UNIPRO_CORE_CLK 151 167#define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC 152 168#define GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK 153 169#define GCC_UFS_PHY_AHB_CLK 154 170#define GCC_UFS_PHY_AXI_CLK 155 171#define GCC_UFS_PHY_AXI_CLK_SRC 156 172#define GCC_UFS_PHY_AXI_HW_CTL_CLK 157 173#define GCC_UFS_PHY_ICE_CORE_CLK 158 174#define GCC_UFS_PHY_ICE_CORE_CLK_SRC 159 175#define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK 160 176#define GCC_UFS_PHY_PHY_AUX_CLK 161 177#define GCC_UFS_PHY_PHY_AUX_CLK_SRC 162 178#define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK 163 179#define GCC_UFS_PHY_RX_SYMBOL_0_CLK 164 180#define GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC 165 181#define GCC_UFS_PHY_RX_SYMBOL_1_CLK 166 182#define GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC 167 183#define GCC_UFS_PHY_TX_SYMBOL_0_CLK 168 184#define GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC 169 185#define GCC_UFS_PHY_UNIPRO_CORE_CLK 170 186#define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 171 187#define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK 172 188#define GCC_USB30_PRIM_MASTER_CLK 173 189#define GCC_USB30_PRIM_MASTER_CLK__FORCE_MEM_CORE_ON 174 190#define GCC_USB30_PRIM_MASTER_CLK_SRC 175 191#define GCC_USB30_PRIM_MOCK_UTMI_CLK 176 192#define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 177 193#define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 178 194#define GCC_USB30_PRIM_SLEEP_CLK 179 195#define GCC_USB30_SEC_MASTER_CLK 180 196#define GCC_USB30_SEC_MASTER_CLK__FORCE_MEM_CORE_ON 181 197#define GCC_USB30_SEC_MASTER_CLK_SRC 182 198#define GCC_USB30_SEC_MOCK_UTMI_CLK 183 199#define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 184 200#define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC 185 201#define GCC_USB30_SEC_SLEEP_CLK 186 202#define GCC_USB3_PRIM_PHY_AUX_CLK 187 203#define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 188 204#define GCC_USB3_PRIM_PHY_COM_AUX_CLK 189 205#define GCC_USB3_PRIM_PHY_PIPE_CLK 190 206#define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 191 207#define GCC_USB3_SEC_CLKREF_EN 192 208#define GCC_USB3_SEC_PHY_AUX_CLK 193 209#define GCC_USB3_SEC_PHY_AUX_CLK_SRC 194 210#define GCC_USB3_SEC_PHY_COM_AUX_CLK 195 211#define GCC_USB3_SEC_PHY_PIPE_CLK 196 212#define GCC_USB3_SEC_PHY_PIPE_CLK_SRC 197 213#define GCC_VIDEO_AXI0_CLK 198 214#define GCC_VIDEO_AXI1_CLK 199 215 216/* GCC resets */ 217#define GCC_CAMERA_BCR 0 218#define GCC_DISPLAY_BCR 1 219#define GCC_GPU_BCR 2 220#define GCC_MMSS_BCR 3 221#define GCC_PCIE_0_BCR 4 222#define GCC_PCIE_0_LINK_DOWN_BCR 5 223#define GCC_PCIE_0_NOCSR_COM_PHY_BCR 6 224#define GCC_PCIE_0_PHY_BCR 7 225#define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 8 226#define GCC_PCIE_1_BCR 9 227#define GCC_PCIE_1_LINK_DOWN_BCR 10 228#define GCC_PCIE_1_NOCSR_COM_PHY_BCR 11 229#define GCC_PCIE_1_PHY_BCR 12 230#define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 13 231#define GCC_PCIE_PHY_CFG_AHB_BCR 14 232#define GCC_PCIE_PHY_COM_BCR 15 233#define GCC_PDM_BCR 16 234#define GCC_QUPV3_WRAPPER_0_BCR 17 235#define GCC_QUPV3_WRAPPER_1_BCR 18 236#define GCC_QUPV3_WRAPPER_2_BCR 19 237#define GCC_QUSB2PHY_PRIM_BCR 20 238#define GCC_QUSB2PHY_SEC_BCR 21 239#define GCC_SDCC2_BCR 22 240#define GCC_SDCC4_BCR 23 241#define GCC_UFS_CARD_BCR 24 242#define GCC_UFS_PHY_BCR 25 243#define GCC_USB30_PRIM_BCR 26 244#define GCC_USB30_SEC_BCR 27 245#define GCC_USB3_DP_PHY_PRIM_BCR 28 246#define GCC_USB3_DP_PHY_SEC_BCR 29 247#define GCC_USB3_PHY_PRIM_BCR 30 248#define GCC_USB3_PHY_SEC_BCR 31 249#define GCC_USB3PHY_PHY_PRIM_BCR 32 250#define GCC_USB3PHY_PHY_SEC_BCR 33 251#define GCC_USB_PHY_CFG_AHB2PHY_BCR 34 252#define GCC_VIDEO_AXI0_CLK_ARES 35 253#define GCC_VIDEO_AXI1_CLK_ARES 36 254#define GCC_VIDEO_BCR 37 255 256/* GCC power domains */ 257#define PCIE_0_GDSC 0 258#define PCIE_1_GDSC 1 259#define UFS_CARD_GDSC 2 260#define UFS_PHY_GDSC 3 261#define USB30_PRIM_GDSC 4 262#define USB30_SEC_GDSC 5 263#define HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDSC 6 264#define HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDSC 7 265#define HLOS1_VOTE_MMNOC_MMU_TBU_SF0_GDSC 8 266#define HLOS1_VOTE_MMNOC_MMU_TBU_SF1_GDSC 9 267 268#endif 269