Lines Matching refs:a3
104 mull a2, a2, a3
107 or a4, a2, a3
110 mul16u a2, a2, a3
114 srai a5, a3, 16
115 mul16u a7, a4, a3
117 mul16u a4, a2, a3
123 mul.aa.hl a2, a3
124 mula.aa.lh a2, a3
126 umul.aa.ll a2, a3
138 xor a5, a2, a3 /* Top bit is 1 if one input is negative. */
139 do_abs a3, a3, a6
143 sub a7, a2, a3
144 mov a4, a3
145 movgez a4, a2, a7 /* a4 = max (a2, a3) */
146 movltz a3, a2, a7 /* a3 = min (a2, a3) */
149 extui a6, a3, 0, 1
153 extui a6, a3, 1, 1
157 extui a6, a3, 2, 1
161 extui a6, a3, 3, 1
164 bgeui a3, 16, .Lmult_main_loop
165 neg a3, a2
166 movltz a2, a3, a5
171 srli a3, a3, 4
175 extui a6, a3, 0, 1
179 extui a6, a3, 1, 1
183 extui a6, a3, 2, 1
187 extui a6, a3, 3, 1
190 bgeui a3, 16, .Lmult_main_loop
192 neg a3, a2
193 movltz a2, a3, a5
230 #define wl a3
232 #define wh a3
240 mull a6, a2, a3
241 muluh wh, a2, a3
259 srli a3h, a3, 16
262 #define a3l a3
268 extui a3, a3, 0, 16
321 do_mul(a6, a2, l, a3, h) /* pp 1 */
322 do_mul(a11, a2, h, a3, l) /* pp 2 */
334 do_mul(a11, a2, l, a3, l) /* pp 0 */
341 do_mul(wh, a2, h, a3, h) /* pp 3 */
397 mul_mulsi3_body a2, a4, a3, a5, a6
474 srai a3, a2, 31
475 xor a3, a3, a2
477 beqz a3, .Lreturn
478 do_nsau a2, a3, a4, a5
494 do_nsau a2, a2, a3, a4
507 neg a3, a2
508 and a3, a3, a2
509 do_nsau a2, a3, a4, a5
524 neg a3, a2
525 and a3, a3, a2
526 do_nsau a2, a3, a4, a5
542 quou a2, a2, a3
544 bltui a3, 2, .Lle_one /* check if the divisor <= 1 */
548 do_nsau a4, a3, a2, a7 /* divisor_shift = nsau (divisor) */
553 sll a3, a3 /* divisor <<= count */
561 bltu a6, a3, .Lzerobit
562 sub a6, a6, a3
566 srli a3, a3, 1
573 bltu a6, a3, .Lreturn
579 beqz a3, .Lerror /* if divisor == 1, return the dividend */
584 bltu a6, a3, .Lreturn0
611 quos a2, a2, a3
613 xor a7, a2, a3 /* sign = dividend ^ divisor */
615 do_abs a3, a3, a4 /* udivisor = abs (divisor) */
616 bltui a3, 2, .Lle_one /* check if udivisor <= 1 */
618 do_nsau a4, a3, a2, a8 /* udivisor_shift = nsau (udivisor) */
623 sll a3, a3 /* udivisor <<= count */
631 bltu a6, a3, .Lzerobit
632 sub a6, a6, a3
636 srli a3, a3, 1
643 bltu a6, a3, .Lreturn
651 beqz a3, .Lerror
657 bltu a6, a3, .Lreturn0 /* if dividend < divisor, return 0 */
686 remu a2, a2, a3
688 bltui a3, 2, .Lle_one /* check if the divisor is <= 1 */
691 do_nsau a4, a3, a6, a7 /* divisor_shift = nsau (divisor) */
696 sll a3, a3 /* divisor <<= count */
703 bltu a2, a3, .Lzerobit
704 sub a2, a2, a3
706 srli a3, a3, 1
714 bltu a2, a3, .Lreturn
715 sub a2, a2, a3 /* subtract once more if dividend >= divisor */
720 bnez a3, .Lreturn0
744 rems a2, a2, a3
748 do_abs a3, a3, a4 /* udivisor = abs (divisor) */
749 bltui a3, 2, .Lle_one /* check if udivisor <= 1 */
751 do_nsau a4, a3, a6, a8 /* udivisor_shift = nsau (udivisor) */
756 sll a3, a3 /* udivisor <<= count */
763 bltu a2, a3, .Lzerobit
764 sub a2, a2, a3
766 srli a3, a3, 1
774 bltu a2, a3, .Lreturn
775 sub a2, a2, a3 /* subtract again if udividend >= udivisor */
783 bnez a3, .Lreturn0
802 #define ul a3
804 #define uh a3
879 srli a3, a2, 16
880 src a3, a3, a2
881 src a3, a3, a3
882 src a2, a2, a3
900 srli a2, a3, 16
901 src a2, a2, a3
903 src a2, a3, a2
904 mov a3, a4
Indexes created Sat Feb 28 05:31:39 UTC 2026