Lines Matching refs:__BITS
33 #define TEGRA_EHCI_TXFILLTUNING_TXFIFOTHRES __BITS(21,16)
37 #define TEGRA_EHCI_ICUSB_CTRL_VDD1 __BITS(2,0)
40 #define TEGRA_EHCI_HOSTPC1_DEVLC_PTS __BITS(31,29)
46 #define TEGRA_EHCI_HOSTPC1_DEVLC_PSPD __BITS(26,25)
53 #define TEGRA_EHCI_HOSTPC1_DEVLC_H_LPMX __BITS(21,20)
54 #define TEGRA_EHCI_HOSTPC1_DEVLC_H_EPLPM __BITS(19,16)
55 #define TEGRA_EHCI_HOSTPC1_DEVLC_H_LPMFRM __BITS(15,12)
58 #define TEGRA_EHCI_HOSTPC1_DEVLC_BA __BITS(11,1)
61 #define TEGRA_EHCI_USBMODE_CM __BITS(1,0)
88 #define TEGRA_EHCI_UTMIP_XCVR_CFG0_HSSLEW_MSB __BITS(31,25)
89 #define TEGRA_EHCI_UTMIP_XCVR_CFG0_SETUP_MSB __BITS(24,22)
91 #define TEGRA_EHCI_UTMIP_XCVR_CFG0_SETUP __BITS(3,0)
99 #define TEGRA_EHCI_UTMIP_BIAS_CFG0_HSDISCON_LEVEL __BITS(3,2)
111 #define TEGRA_EHCI_UTMIP_DEBOUNCE_CFG0_B __BITS(31,16)
112 #define TEGRA_EHCI_UTMIP_DEBOUNCE_CFG0_A __BITS(15,0)
120 #define TEGRA_EHCI_UTMIP_XCVR_CFG1_TERM_RANGE_ADJ __BITS(21,18)
126 #define TEGRA_EHCI_UTMIP_BIAS_CFG1_PDTRK_COUNT __BITS(7,3)
130 #define TEGRA_EHCI_UTMIP_HSRX_CFG0_IDLE_WAIT __BITS(19,15)
131 #define TEGRA_EHCI_UTMIP_HSRX_CFG0_ELASTIC_LIMIT __BITS(14,10)
134 #define TEGRA_EHCI_UTMIP_HSRX_CFG1_SYNC_START_DLY __BITS(5,1)
Indexes created Sun Oct 19 18:09:56 GMT 2025