Cross Reference: /src/sys/dev/pci/hifn7751.c

Lines Matching refs:WRITE_REG_1
462 	WRITE_REG_1(sc, HIFN_1_DMA_CNFG, HIFN_DMACNFG_MSTRESET |
568 		WRITE_REG_1(sc, HIFN_1_PUB_RESET,
591 				WRITE_REG_1(sc, HIFN_1_7811_RNGENA, r);
593 			WRITE_REG_1(sc, HIFN_1_7811_RNGCFG,
596 			WRITE_REG_1(sc, HIFN_1_7811_RNGENA, r);
598 			WRITE_REG_1(sc, HIFN_1_RNG_CONFIG,
619 		WRITE_REG_1(sc, HIFN_1_PUB_IEN, HIFN_PUBIEN_DONE);
621 		WRITE_REG_1(sc, HIFN_1_DMA_IER, sc->sc_dmaier);
767 	WRITE_REG_1(sc, HIFN_1_DMA_CNFG, HIFN_DMACNFG_MSTRESET |
778 		WRITE_REG_1(sc, HIFN_1_DMA_CNFG, HIFN_DMACNFG_MODE);
781 		WRITE_REG_1(sc, HIFN_1_DMA_CNFG,
789 	WRITE_REG_1(sc, HIFN_1_DMA_CNFG, HIFN_DMACNFG_MSTRESET |
933 	WRITE_REG_1(sc, HIFN_1_DMA_CNFG, HIFN_DMACNFG_UNLOCK |
938 	WRITE_REG_1(sc, HIFN_1_UNLOCK_SECRET2, 0);
943 		WRITE_REG_1(sc, HIFN_1_UNLOCK_SECRET2, addr);
960 	WRITE_REG_1(sc, HIFN_1_DMA_CNFG, dmacfg);
994 	WRITE_REG_1(sc, HIFN_1_DMA_CRAR, sc->sc_dmamap->dm_segs[0].ds_addr +
996 	WRITE_REG_1(sc, HIFN_1_DMA_SRAR, sc->sc_dmamap->dm_segs[0].ds_addr +
998 	WRITE_REG_1(sc, HIFN_1_DMA_DRAR, sc->sc_dmamap->dm_segs[0].ds_addr +
1000 	WRITE_REG_1(sc, HIFN_1_DMA_RRAR, sc->sc_dmamap->dm_segs[0].ds_addr +
1006 	WRITE_REG_1(sc, HIFN_1_DMA_CSR,
1031 	WRITE_REG_1(sc, HIFN_1_DMA_IER, sc->sc_dmaier);
1038 		WRITE_REG_1(sc, HIFN_1_PLL, HIFN_PLL_7956);
1047 	WRITE_REG_1(sc, HIFN_1_DMA_CNFG, HIFN_DMACNFG_MSTRESET |
1249 	WRITE_REG_1(sc, HIFN_1_DMA_CSR,
1291 	WRITE_REG_1(sc, HIFN_1_DMA_CSR,
1313 	WRITE_REG_1(sc, HIFN_1_DMA_CSR,
1356 	WRITE_REG_1(sc, HIFN_1_DMA_CSR,
1810 		WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_C_CTRL_ENA);
1822 	WRITE_REG_1(sc, HIFN_1_DMA_IER, sc->sc_dmaier);
1829 		WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_S_CTRL_ENA);
1858 		WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_R_CTRL_ENA);
1869 		WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_D_CTRL_ENA);
1924 			WRITE_REG_1(sc, HIFN_1_DMA_CSR, r);
1957 	WRITE_REG_1(sc, HIFN_1_DMA_CSR, dmacsr & sc->sc_dmaier);
1964 		WRITE_REG_1(sc, HIFN_1_PUB_STATUS,
1994 		WRITE_REG_1(sc, HIFN_1_DMA_IER, sc->sc_dmaier);
2750 		WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_C_CTRL_ENA);
2762 	WRITE_REG_1(sc, HIFN_1_DMA_IER, sc->sc_dmaier);
2769 		WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_S_CTRL_ENA);
2794 		WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_R_CTRL_ENA);
2805 		WRITE_REG_1(sc, HIFN_1_DMA_CSR, HIFN_DMACSR_D_CTRL_ENA);
OpenGrok
