Cross Reference: /src/sys/dev/pci/if

Lines Matching refs:IWN_WRITE
580 	IWN_WRITE(sc, IWN_INT, 0xffffffff);
1025 	IWN_WRITE(sc, IWN_PRPH_RADDR, IWN_PRPH_DWORD | addr);
1033 	IWN_WRITE(sc, IWN_PRPH_WADDR, IWN_PRPH_DWORD | addr);
1035 	IWN_WRITE(sc, IWN_PRPH_WDATA, data);
1061 	IWN_WRITE(sc, IWN_MEM_RADDR, addr);
1069 	IWN_WRITE(sc, IWN_MEM_WADDR, addr);
1071 	IWN_WRITE(sc, IWN_MEM_WDATA, data);
1197 		IWN_WRITE(sc, IWN_EEPROM, addr << 2);
1438 		IWN_WRITE(sc, IWN_FH_RX_CONFIG, 0);
1584 	IWN_WRITE(sc, IWN_INT_MASK, 0);
1594 	IWN_WRITE(sc, IWN_DRAM_INT_TBL, IWN_DRAM_INT_TBL_ENABLE |
1603 	IWN_WRITE(sc, IWN_INT, 0xffffffff);
1604 	IWN_WRITE(sc, IWN_INT_MASK, sc->int_mask);
2723 	IWN_WRITE(sc, IWN_FH_RX_WPTR, hw & ~7);
2738 	IWN_WRITE(sc, IWN_FH_RX_WPTR, sc->rxq.cur & ~7);
2741 		IWN_WRITE(sc, IWN_HBUS_TARG_WRPTR, qid << 8 | ring->cur);
2814 	IWN_WRITE(sc, IWN_INT_MASK, 0);
2858 	IWN_WRITE(sc, IWN_INT, r1);
2860 		IWN_WRITE(sc, IWN_FH_INT, r2);
2887 				IWN_WRITE(sc, IWN_FH_INT, IWN_FH_INT_RX);
2900 			IWN_WRITE(sc, IWN_FH_INT, IWN_FH_INT_TX);
2913 		IWN_WRITE(sc, IWN_INT_MASK, sc->int_mask);
3261 	IWN_WRITE(sc, IWN_HBUS_TARG_WRPTR, ring->qid << 8 | ring->cur);
3517 	IWN_WRITE(sc, IWN_HBUS_TARG_WRPTR, ring->qid << 8 | ring->cur);
3653 	IWN_WRITE(sc, IWN_UCODE_GP1_CLR, IWN_UCODE_GP1_CTEMP_STOP_RF);
5273 	IWN_WRITE(sc, IWN_HBUS_TARG_WRPTR, qid << 8 | (ssn & 0xff));
5302 	IWN_WRITE(sc, IWN_HBUS_TARG_WRPTR, qid << 8 | (ssn & 0xff));
5335 	IWN_WRITE(sc, IWN_HBUS_TARG_WRPTR, qid << 8 | (ssn & 0xff));
5363 	IWN_WRITE(sc, IWN_HBUS_TARG_WRPTR, qid << 8 | (ssn & 0xff));
5519 		IWN_WRITE(sc, IWN_HBUS_TARG_WRPTR, qid << 8 | 0);
5576 		IWN_WRITE(sc, IWN_HBUS_TARG_WRPTR, qid << 8 | 0);
5725 	IWN_WRITE(sc, IWN_RESET, 0);
5775 	IWN_WRITE(sc, IWN_FH_TX_CONFIG(IWN_SRVC_DMACHNL),
5778 	IWN_WRITE(sc, IWN_FH_SRAM_ADDR(IWN_SRVC_DMACHNL), dst);
5779 	IWN_WRITE(sc, IWN_FH_TFBD_CTRL0(IWN_SRVC_DMACHNL),
5781 	IWN_WRITE(sc, IWN_FH_TFBD_CTRL1(IWN_SRVC_DMACHNL),
5783 	IWN_WRITE(sc, IWN_FH_TXBUF_STATUS(IWN_SRVC_DMACHNL),
5789 	IWN_WRITE(sc, IWN_FH_TX_CONFIG(IWN_SRVC_DMACHNL),
5824 	IWN_WRITE(sc, IWN_RESET, 0);
6232 		IWN_WRITE(sc, IWN_GP_DRIVER, IWN_GP_DRIVER_RADIO_2X2_IPA);
6295 	IWN_WRITE(sc, IWN_INT, 0xffffffff);
6316 	IWN_WRITE(sc, IWN_FH_RX_CONFIG, 0);
6317 	IWN_WRITE(sc, IWN_FH_RX_WPTR, 0);
6319 	IWN_WRITE(sc, IWN_FH_RX_BASE, sc->rxq.desc_dma.paddr >> 8);
6321 	IWN_WRITE(sc, IWN_FH_STATUS_WPTR, sc->rxq.stat_dma.paddr >> 4);
6323 	IWN_WRITE(sc, IWN_FH_RX_CONFIG,
6331 	IWN_WRITE(sc, IWN_FH_RX_WPTR, (IWN_RX_RING_COUNT - 1) & ~7);
6340 	IWN_WRITE(sc, IWN_FH_KW_ADDR, sc->kw_dma.paddr >> 4);
6347 		IWN_WRITE(sc, IWN_FH_CBBC_QUEUE(qid),
6354 		IWN_WRITE(sc, IWN_FH_TX_CONFIG(chnl),
6360 	IWN_WRITE(sc, IWN_UCODE_GP1_CLR, IWN_UCODE_GP1_RFKILL);
6361 	IWN_WRITE(sc, IWN_UCODE_GP1_CLR, IWN_UCODE_GP1_CMD_BLOCKED);
6364 	IWN_WRITE(sc, IWN_INT, 0xffffffff);
6366 	IWN_WRITE(sc, IWN_INT_COALESCING, 512 / 8);
6368 	IWN_WRITE(sc, IWN_INT_MASK, sc->int_mask);
6371 	IWN_WRITE(sc, IWN_UCODE_GP1_CLR, IWN_UCODE_GP1_RFKILL);
6372 	IWN_WRITE(sc, IWN_UCODE_GP1_CLR, IWN_UCODE_GP1_RFKILL);
6398 	IWN_WRITE(sc, IWN_RESET, IWN_RESET_NEVO);
6401 	IWN_WRITE(sc, IWN_INT_MASK, 0);
6402 	IWN_WRITE(sc, IWN_INT, 0xffffffff);
6403 	IWN_WRITE(sc, IWN_FH_INT, 0xffffffff);
6415 			IWN_WRITE(sc, IWN_FH_TX_CONFIG(chnl), 0);
OpenGrok
