Lines Matching refs:QE_CSR_CSR
146 QE_WCSR(QE_CSR_CSR, QE_RESET);
176 QE_WCSR(QE_CSR_CSR, QE_RCSR(QE_CSR_CSR) & ~QE_RESET);
182 QE_WCSR(QE_CSR_CSR, QE_INT_ENABLE | QE_XMIT_INT | QE_RCV_INT);
318 QE_WCSR(QE_CSR_CSR, QE_RESET);
320 QE_WCSR(QE_CSR_CSR, QE_RCSR(QE_CSR_CSR) & ~QE_RESET);
396 QE_WCSR(QE_CSR_CSR, QE_RESET);
398 QE_WCSR(QE_CSR_CSR, QE_RCSR(QE_CSR_CSR) & ~QE_RESET);
426 QE_WCSR(QE_CSR_CSR, QE_INT_ENABLE | QE_XMIT_INT | QE_RCV_INT);
455 if ((QE_RCSR(QE_CSR_CSR) & QE_RCV_ENABLE) == 0)
547 csr = QE_RCSR(QE_CSR_CSR);
573 csr = QE_RCSR(QE_CSR_CSR);
575 QE_WCSR(QE_CSR_CSR, QE_RCV_ENABLE | QE_INT_ENABLE | QE_XMIT_INT |
628 (QE_RCSR(QE_CSR_CSR) & QE_RL_INVALID)) {
670 QE_WCSR(QE_CSR_CSR,
671 QE_RCSR(QE_CSR_CSR) & ~QE_RCV_ENABLE);
841 if (QE_RCSR(QE_CSR_CSR) & QE_XL_INVALID) {
Indexes created Thu Oct 02 14:10:14 GMT 2025