Cross Reference: /src/sys/external/isc/atheros_hal/dist/ar5416/ar5416

Lines Matching defs:gpio
35 cfgOutputMux(struct ath_hal *ah, uint32_t gpio, uint32_t type)
41 	if (gpio > 11)
43 	else if (gpio > 5)
52 	gpio_shift = (gpio % 6) * 5;
76 ar5416GpioCfgOutput(struct ath_hal *ah, uint32_t gpio, HAL_GPIO_MUX_TYPE type)
80 	HALASSERT(gpio < AH_PRIVATE(ah)->ah_caps.halNumGpioPins);
83 	cfgOutputMux(ah, gpio, type);
84 	gpio_shift = gpio << 1;			/* 2 bits per output mode */
98 ar5416GpioCfgInput(struct ath_hal *ah, uint32_t gpio)
102 	HALASSERT(gpio < AH_PRIVATE(ah)->ah_caps.halNumGpioPins);
106 	gpio_shift = gpio << 1;
120 ar5416GpioSet(struct ath_hal *ah, uint32_t gpio, uint32_t val)
124 	HALASSERT(gpio < AH_PRIVATE(ah)->ah_caps.halNumGpioPins);
128 		reg |= AR_GPIO_BIT(gpio);
130 		reg &= ~AR_GPIO_BIT(gpio);
139 ar5416GpioGet(struct ath_hal *ah, uint32_t gpio)
143 	if (gpio >= AH_PRIVATE(ah)->ah_caps.halNumGpioPins)
146 	 * Read output value for all gpio's, shift it,
155 	return ((bits & AR_GPIO_BIT(gpio)) != 0);
163 ar5416GpioSetIntr(struct ath_hal *ah, u_int gpio, uint32_t ilevel)
167 	HALASSERT(gpio < AH_PRIVATE(ah)->ah_caps.halNumGpioPins);
171 			 AR_INTR_ASYNC_ENABLE_GPIO) &~ AR_GPIO_BIT(gpio);
176 			  AR_INTR_ASYNC_MASK_GPIO) &~ AR_GPIO_BIT(gpio);
182 			 AR_INTR_SYNC_ENABLE_GPIO) &~ AR_GPIO_BIT(gpio);
187 			  AR_INTR_SYNC_MASK_GPIO) &~ AR_GPIO_BIT(gpio);
192 			 AR_INTR_SYNC_ENABLE_GPIO) | AR_GPIO_BIT(gpio);
200 			val &= ~AR_GPIO_BIT(gpio);
203 			val |= AR_GPIO_BIT(gpio);
210 			 AR_INTR_ASYNC_ENABLE_GPIO) | AR_GPIO_BIT(gpio);
215 			  AR_INTR_ASYNC_MASK_GPIO) | AR_GPIO_BIT(gpio);
221 			 AR_INTR_SYNC_ENABLE_GPIO) | AR_GPIO_BIT(gpio);
226 			  AR_INTR_SYNC_MASK_GPIO) | AR_GPIO_BIT(gpio);