Lines Matching defs:arg1
297 arg1: .equ r25 ; argument or high part of double argument
337 addit,= 0,arg1,r0
340 sub r0,arg1,r1
344 ds r1,arg1,r1
346 ds r1,arg1,r1
348 ds r1,arg1,r1
350 ds r1,arg1,r1
352 ds r1,arg1,r1
354 ds r1,arg1,r1
356 ds r1,arg1,r1
358 ds r1,arg1,r1
360 ds r1,arg1,r1
362 ds r1,arg1,r1
364 ds r1,arg1,r1
366 ds r1,arg1,r1
368 ds r1,arg1,r1
370 ds r1,arg1,r1
372 ds r1,arg1,r1
374 ds r1,arg1,r1
376 ds r1,arg1,r1
378 ds r1,arg1,r1
380 ds r1,arg1,r1
382 ds r1,arg1,r1
384 ds r1,arg1,r1
386 ds r1,arg1,r1
388 ds r1,arg1,r1
390 ds r1,arg1,r1
392 ds r1,arg1,r1
394 ds r1,arg1,r1
396 ds r1,arg1,r1
398 ds r1,arg1,r1
400 ds r1,arg1,r1
402 ds r1,arg1,r1
404 ds r1,arg1,r1
406 ds r1,arg1,r1
409 add,< arg1,r0,r0
410 add,tr r1,arg1,ret1
411 sub r1,arg1,ret1
479 comib,>= 15,arg1,special_divisor
480 sub r0,arg1,temp ; clear carry, negate the divisor
484 ds r0,arg1,temp ; 1st divide step, if no carry
486 ds temp,arg1,temp ; 2nd divide step
488 ds temp,arg1,temp ; 3rd divide step
490 ds temp,arg1,temp ; 4th divide step
492 ds temp,arg1,temp ; 5th divide step
494 ds temp,arg1,temp ; 6th divide step
496 ds temp,arg1,temp ; 7th divide step
498 ds temp,arg1,temp ; 8th divide step
500 ds temp,arg1,temp ; 9th divide step
502 ds temp,arg1,temp ; 10th divide step
504 ds temp,arg1,temp ; 11th divide step
506 ds temp,arg1,temp ; 12th divide step
508 ds temp,arg1,temp ; 13th divide step
510 ds temp,arg1,temp ; 14th divide step
512 ds temp,arg1,temp ; 15th divide step
514 ds temp,arg1,temp ; 16th divide step
516 ds temp,arg1,temp ; 17th divide step
518 ds temp,arg1,temp ; 18th divide step
520 ds temp,arg1,temp ; 19th divide step
522 ds temp,arg1,temp ; 20th divide step
524 ds temp,arg1,temp ; 21st divide step
526 ds temp,arg1,temp ; 22nd divide step
528 ds temp,arg1,temp ; 23rd divide step
530 ds temp,arg1,temp ; 24th divide step
532 ds temp,arg1,temp ; 25th divide step
534 ds temp,arg1,temp ; 26th divide step
536 ds temp,arg1,temp ; 27th divide step
538 ds temp,arg1,temp ; 28th divide step
540 ds temp,arg1,temp ; 29th divide step
542 ds temp,arg1,temp ; 30th divide step
544 ds temp,arg1,temp ; 31st divide step
546 ds temp,arg1,temp ; 32nd divide step,
552 blr arg1,r0
553 comib,>,n 0,arg1,big_divisor ; nullify previous instruction
556 addit,= 0,arg1,0 ; trap for zero dvr
594 sub arg0,arg1,r0
603 t1: .EQU arg1 ; r25
964 comib,>=,n 0,arg1,special_case
965 sub r0,arg1,rmndr ; clear carry, negate the divisor
968 ds r0,arg1,rmndr ; 1st divide step, if no carry
970 ds rmndr,arg1,rmndr ; 2nd divide step
972 ds rmndr,arg1,rmndr ; 3rd divide step
974 ds rmndr,arg1,rmndr ; 4th divide step
976 ds rmndr,arg1,rmndr ; 5th divide step
978 ds rmndr,arg1,rmndr ; 6th divide step
980 ds rmndr,arg1,rmndr ; 7th divide step
982 ds rmndr,arg1,rmndr ; 8th divide step
984 ds rmndr,arg1,rmndr ; 9th divide step
986 ds rmndr,arg1,rmndr ; 10th divide step
988 ds rmndr,arg1,rmndr ; 11th divide step
990 ds rmndr,arg1,rmndr ; 12th divide step
992 ds rmndr,arg1,rmndr ; 13th divide step
994 ds rmndr,arg1,rmndr ; 14th divide step
996 ds rmndr,arg1,rmndr ; 15th divide step
998 ds rmndr,arg1,rmndr ; 16th divide step
1000 ds rmndr,arg1,rmndr ; 17th divide step
1002 ds rmndr,arg1,rmndr ; 18th divide step
1004 ds rmndr,arg1,rmndr ; 19th divide step
1006 ds rmndr,arg1,rmndr ; 20th divide step
1008 ds rmndr,arg1,rmndr ; 21st divide step
1010 ds rmndr,arg1,rmndr ; 22nd divide step
1012 ds rmndr,arg1,rmndr ; 23rd divide step
1014 ds rmndr,arg1,rmndr ; 24th divide step
1016 ds rmndr,arg1,rmndr ; 25th divide step
1018 ds rmndr,arg1,rmndr ; 26th divide step
1020 ds rmndr,arg1,rmndr ; 27th divide step
1022 ds rmndr,arg1,rmndr ; 28th divide step
1024 ds rmndr,arg1,rmndr ; 29th divide step
1026 ds rmndr,arg1,rmndr ; 30th divide step
1028 ds rmndr,arg1,rmndr ; 31st divide step
1030 ds rmndr,arg1,rmndr ; 32nd divide step,
1032 add rmndr,arg1,rmndr ; correction
1039 addit,= 0,arg1,r0 ; trap on div by zero
1040 sub,>>= arg0,arg1,rmndr
1692 comib,=,n -1,arg1,negative1 ; when divisor == -1
1694 comib,>>=,n 15,arg1,small_divisor
1698 sub 0,arg1,temp ; clear carry,
1703 ds r0,arg1,temp ; 1st divide step, if no carry
1705 ds temp,arg1,temp ; 2nd divide step
1707 ds temp,arg1,temp ; 3rd divide step
1709 ds temp,arg1,temp ; 4th divide step
1711 ds temp,arg1,temp ; 5th divide step
1713 ds temp,arg1,temp ; 6th divide step
1715 ds temp,arg1,temp ; 7th divide step
1717 ds temp,arg1,temp ; 8th divide step
1719 ds temp,arg1,temp ; 9th divide step
1721 ds temp,arg1,temp ; 10th divide step
1723 ds temp,arg1,temp ; 11th divide step
1725 ds temp,arg1,temp ; 12th divide step
1727 ds temp,arg1,temp ; 13th divide step
1729 ds temp,arg1,temp ; 14th divide step
1731 ds temp,arg1,temp ; 15th divide step
1733 ds temp,arg1,temp ; 16th divide step
1735 ds temp,arg1,temp ; 17th divide step
1737 ds temp,arg1,temp ; 18th divide step
1739 ds temp,arg1,temp ; 19th divide step
1741 ds temp,arg1,temp ; 20th divide step
1743 ds temp,arg1,temp ; 21st divide step
1745 ds temp,arg1,temp ; 22nd divide step
1747 ds temp,arg1,temp ; 23rd divide step
1749 ds temp,arg1,temp ; 24th divide step
1751 ds temp,arg1,temp ; 25th divide step
1753 ds temp,arg1,temp ; 26th divide step
1755 ds temp,arg1,temp ; 27th divide step
1757 ds temp,arg1,temp ; 28th divide step
1759 ds temp,arg1,temp ; 29th divide step
1761 ds temp,arg1,temp ; 30th divide step
1763 ds temp,arg1,temp ; 31st divide step
1765 ds temp,arg1,temp ; 32nd divide step,
1767 xor,>= arg0,arg1,0 ; get correct sign of quotient
1773 blr,n arg1,r0
1776 addit,= 0,arg1,r0 ; trap if divisor == 0
1812 addo arg0,arg1,r0 ; trap iff dividend==0x80000000 && divisor==-1
Indexes created Tue Sep 30 07:10:03 GMT 2025