HomeSort by: relevance | last modified time | path
    Searched refs:DP_VID_STREAM_CNTL (Results 1 - 9 of 9) sorted by relevancy

  /src/sys/external/bsd/drm2/dist/drm/amd/display/dc/dce/
dce_link_encoder.h 70 SRI(DP_VID_STREAM_CNTL, DP, id), \
151 uint32_t DP_VID_STREAM_CNTL;
amdgpu_dce_stream_encoder.c 939 REG_GET(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, &reg1);
945 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_DIS_DEFER, 2);
953 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, 0);
960 REG_WAIT(DP_VID_STREAM_CNTL, DP_VID_STREAM_STATUS,
1033 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, true);
dce_stream_encoder.h 93 SRI(DP_VID_STREAM_CNTL, DP, id), \
163 SE_SF(DP_VID_STREAM_CNTL, DP_VID_STREAM_DIS_DEFER, mask_sh),\
164 SE_SF(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, mask_sh),\
165 SE_SF(DP_VID_STREAM_CNTL, DP_VID_STREAM_STATUS, mask_sh),\
667 uint32_t DP_VID_STREAM_CNTL;
amdgpu_dce_link_encoder.c 426 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, 0);
  /src/sys/external/bsd/drm2/dist/drm/amd/display/dc/dcn20/
amdgpu_dcn20_stream_encoder.c 497 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, false);
498 REG_WAIT(DP_VID_STREAM_CNTL, DP_VID_STREAM_STATUS, 0, 10, 5000);
529 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, true);
  /src/sys/external/bsd/drm2/dist/drm/amd/display/dc/dcn10/
amdgpu_dcn10_stream_encoder.c 895 REG_GET(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, &reg1);
902 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_DIS_DEFER, 2);
910 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, 0);
917 REG_WAIT(DP_VID_STREAM_CNTL, DP_VID_STREAM_STATUS,
997 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, true);
dcn10_link_encoder.h 63 SRI(DP_VID_STREAM_CNTL, DP, id), \
103 uint32_t DP_VID_STREAM_CNTL;
dcn10_stream_encoder.h 91 SRI(DP_VID_STREAM_CNTL, DP, id), \
136 uint32_t DP_VID_STREAM_CNTL;
amdgpu_dcn10_link_encoder.c 397 REG_UPDATE(DP_VID_STREAM_CNTL, DP_VID_STREAM_ENABLE, 0);

Completed in 47 milliseconds