HomeSort by: relevance | last modified time | path
    Searched refs:HW_CLKCTRL_BASE (Results 1 - 5 of 5) sorted by relevancy

  /src/sys/arch/evbarm/stand/bootimx23/
clock_prep.c 42 #define CLKCTRL_HBUS (HW_CLKCTRL_BASE + HW_CLKCTRL_HBUS)
43 #define CLKCTRL_PLL0 (HW_CLKCTRL_BASE + HW_CLKCTRL_PLLCTRL0)
44 #define CLKCTRL_PLL0_S (HW_CLKCTRL_BASE + HW_CLKCTRL_PLLCTRL0_SET)
45 #define CLKCTRL_PLL0_C (HW_CLKCTRL_BASE + HW_CLKCTRL_PLLCTRL0_CLR)
46 #define CLKCTRL_PLL1 (HW_CLKCTRL_BASE + HW_CLKCTRL_PLLCTRL1)
47 #define CLKCTRL_FRAC (HW_CLKCTRL_BASE + HW_CLKCTRL_FRAC)
48 #define CLKCTRL_FRAC_S (HW_CLKCTRL_BASE + HW_CLKCTRL_FRAC_SET)
49 #define CLKCTRL_FRAC_C (HW_CLKCTRL_BASE + HW_CLKCTRL_FRAC_CLR)
50 #define CLKCTRL_SEQ (HW_CLKCTRL_BASE + HW_CLKCTRL_CLKSEQ)
51 #define CLKCTRL_SEQ_S (HW_CLKCTRL_BASE + HW_CLKCTRL_CLKSEQ_SET
    [all...]
  /src/sys/arch/evbarm/imx23_olinuxino/
imx23_olinuxino_machdep.c 246 REG_WR(HW_CLKCTRL_BASE + HW_CLKCTRL_CPU,
247 (REG_RD(HW_CLKCTRL_BASE + HW_CLKCTRL_CPU) |
355 #define CLKCTRL_SSP (HW_CLKCTRL_BASE + HW_CLKCTRL_SSP)
356 #define CLKCTRL_FRAC (HW_CLKCTRL_BASE + HW_CLKCTRL_FRAC)
357 #define CLKCTRL_SEQ_C (HW_CLKCTRL_BASE + HW_CLKCTRL_CLKSEQ_CLR)
  /src/sys/arch/arm/imx/
imx23_clkctrl.c 80 if ((aa->aa_addr == HW_CLKCTRL_BASE) &&
imx23_platform.c 115 REG_WR(HW_CLKCTRL_BASE + HW_CLKCTRL_RESET, HW_CLKCTRL_RESET_CHIP);
imx23_clkctrlreg.h 37 #define HW_CLKCTRL_BASE 0x80040000

Completed in 16 milliseconds