HomeSort by: relevance | last modified time | path
    Searched refs:MIPS64 (Results 1 - 18 of 18) sorted by relevancy

  /src/sys/arch/mips/mips/
loongson2_subr.S 8 #undef MIPS64
mips32_subr.S 8 #undef MIPS64
mips32r2_subr.S 8 #undef MIPS64
mips3_subr.S 8 #undef MIPS64
mips64r2_subr.S 8 #undef MIPS64
mips_stacktrace.c 107 #ifdef MIPS64
171 #if defined(MIPS64) /* MIPS64 family (mips-III CPU) */
177 #endif /* MIPS64 */
mips_machdep.c 175 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
176 #include <mips/mipsNN.h> /* MIPS32/MIPS64 registers */
196 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
242 #if defined(MIPS64)
428 * ICT Loongson2 is a MIPS64 CPU with a few quirks. For some reason
993 #if defined(MIPS64)
1007 /* MIPS64 interrupt exception handler */
1046 #endif /* MIPS64 */
1062 /* MIPS64 interrupt exception handler */
1187 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) >
    [all...]
cache.c 98 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
99 #include <mips/mipsNN.h> /* MIPS32/MIPS64 registers */
126 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
130 #if (MIPS1 + MIPS3 + MIPS4 + MIPS32 + MIPS64 + MIPS32R2 + MIPS64R2) > 0
201 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
1058 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
1066 /* MIPS32/MIPS64, use coprocessor 0 config registers */
1563 #endif /* MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2 > 0 */
db_interface.c 82 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
85 #endif /* (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0 */
364 ".set mips64 \n\t" \
405 ".set mips64 \n\t" \
510 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
529 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
632 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
771 #endif /* (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0 */
916 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
923 #endif /* (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0 *
    [all...]
mips_fixup.c 52 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
471 #if (MIPS3 + MIPS4 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
537 #if (MIPS3 + MIPS4 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
lock_stubs_llsc.S 56 #if defined(MIPS64)
57 .set mips64 define
cpu_subr.c 1064 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
1198 #endif /* (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0 */
1200 #if (MIPS2 + MIPS3 + MIPS4 + MIPS5 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
fp.S 328 PTR_WORD round_l_s # func 8 10 ROUND.L.S MIPS3/MIPS64
329 PTR_WORD trunc_l_s # func 9 11 TRUNC.L.S MIPS3/MIPS64
330 PTR_WORD ceil_l_s # func 10 12 CEIL.L.S MIPS3/MIPS64
331 PTR_WORD floor_l_s # func 11 13 FLOOR.L.S MIPS3/MIPS64
357 PTR_WORD cvt_l_s # func 37 45 CVT.L.S MIPS3/MIPS64
394 PTR_WORD round_l_d # func 8 10 ROUND.L.D MIPS3/MIPS64
395 PTR_WORD trunc_l_d # func 9 11 TRUNC.L.D MIPS3/MIPS64
396 PTR_WORD ceil_l_d # func 10 12 CEIL.L.D MIPS3/MIPS64
397 PTR_WORD floor_l_d # func 11 13 FLOOR.L.D MIPS3/MIPS64
423 PTR_WORD cvt_l_d # func 37 45 CVT.L.D MIPS3/MIPS64
    [all...]
locore_mips3.S 260 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
265 .set mips64 define
530 #endif /* (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0 */
mipsX_subr.S 173 #if (MIPS3 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) != 1
177 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
187 #if (MIPS3 + MIPS64 + MIPS64R2) > 0
255 #if defined(MIPS64)
256 .set mips64 define
282 #if defined(MIPS64)
507 #if (MIPS3 + MIPS64 + MIPS64R2) > 0
653 * Handle MIPS32/MIPS64 style interrupt exception vector.
1783 #if defined(MIPS64_XLS) && defined(MIPS64)
1851 #if !defined(_LP64) && (MIPS64 + MIPS64R2) >
    [all...]
  /src/sys/arch/mips/include/
locore.h 65 #define MIPS64 1
69 #if (MIPS1 + MIPS3 + MIPS4 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) == 0
70 #error at least one of MIPS1, MIPS3, MIPS4, MIPS32, MIPS32R2, MIPS64, or MIPS64R2 must be specified
76 || defined(MIPS64) || defined(MIPS64R2)
170 #if ((MIPS1 + MIPS3 + MIPS4 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) == 1) || defined(_LOCORE)
256 #elif defined(MIPS64)
853 int cpu_isa; /* -1 == probed (mips32/mips64) */
cpuregs.h 156 # if (MIPS1 + MIPS3 + MIPS32 + MIPS64) == 0
163 #elif (MIPS32 + MIPS64) > 0
221 #define MIPS_SR_MX 0x01000000 /* MIPS64 */
222 #define MIPS_SR_PX 0x00800000 /* MIPS64 */
286 #define MIPS3_SR_PX 0x00800000 /* MIPS64 */
484 * MIPS32/MIPS64 (and some MIPS3) dedicated interrupt vector.
620 #define MIPS_COP_0_XCTXCONFIG _(4), 3 /* MIPS64 */
834 #if (MIPS3 + MIPS4 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) == 0 && MIPS1 != 0
840 #if (MIPS3 + MIPS4 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) != 0 && MIPS1 == 0
  /src/sys/arch/evbmips/mipssim/
machdep.c 232 #ifdef MIPS64

Completed in 111 milliseconds