| /src/sys/external/isc/atheros_hal/dist/ar5416/ |
| ar5416_eeprom.c | 37 (void)OS_REG_READ(ah, AR5416_EEPROM_OFFSET + (off << AR5416_EEPROM_S));
41 *data = MS(OS_REG_READ(ah, AR_EEPROM_STATUS_DATA),
|
| ar5416_gpio.c | 64 reg = OS_REG_READ(ah, addr);
86 reg = OS_REG_READ(ah, AR_GPIO_OE_OUT);
108 reg = OS_REG_READ(ah, AR_GPIO_OE_OUT);
126 reg = OS_REG_READ(ah, AR_GPIO_IN_OUT);
150 bits = MS(OS_REG_READ(ah, AR_GPIO_IN_OUT), AR9285_GPIO_IN_VAL);
152 bits = MS(OS_REG_READ(ah, AR_GPIO_IN_OUT), AR928X_GPIO_IN_VAL);
154 bits = MS(OS_REG_READ(ah, AR_GPIO_IN_OUT), AR_GPIO_IN_VAL);
170 val = MS(OS_REG_READ(ah, AR_INTR_ASYNC_ENABLE),
175 mask = MS(OS_REG_READ(ah, AR_INTR_ASYNC_MASK),
181 val = MS(OS_REG_READ(ah, AR_INTR_SYNC_ENABLE)
[all...] |
| ar5416_interrupts.c | 41 isr = OS_REG_READ(ah, AR_INTR_ASYNC_CAUSE);
45 isr = OS_REG_READ(ah, AR_INTR_SYNC_CAUSE);
71 if ((OS_REG_READ(ah, AR_INTR_ASYNC_CAUSE) & AR_INTR_MAC_IRQ) &&
72 (OS_REG_READ(ah, AR_RTC_STATUS) & AR_RTC_STATUS_M) == AR_RTC_STATUS_ON)
73 isr = OS_REG_READ(ah, AR_ISR);
76 sync_cause = OS_REG_READ(ah, AR_INTR_SYNC_CAUSE);
88 uint32_t isr2 = OS_REG_READ(ah, AR_ISR_S2);
105 isr = OS_REG_READ(ah, AR_ISR_RAC);
116 isr0 = OS_REG_READ(ah, AR_ISR_S0_S);
119 isr1 = OS_REG_READ(ah, AR_ISR_S1_S)
[all...] |
| ar9285.c | 36 nf = MS(OS_REG_READ(ah, AR_PHY_CCA), AR9280_PHY_MINCCA_PWR);
45 nf = MS(OS_REG_READ(ah, AR_PHY_EXT_CCA), AR9280_PHY_EXT_MINCCA_PWR);
|
| ar5416_misc.c | 76 bits = OS_REG_READ(ah, AR_MAC_LED);
98 v = OS_REG_READ(ah, AR_SLP32_MODE);
137 ctlBusy = OS_REG_READ(ah, AR_RCCNT);
138 extBusy = OS_REG_READ(ah, AR_EXTRCCNT);
139 cycleCount = OS_REG_READ(ah, AR_CCCNT);
231 val = OS_REG_READ(ah, AR_DIAG_SW);
421 mac_dbg.dma_dbg_3 = OS_REG_READ(ah, AR_DMADBG_3);
422 mac_dbg.dma_dbg_4 = OS_REG_READ(ah, AR_DMADBG_4);
423 mac_dbg.dma_dbg_5 = OS_REG_READ(ah, AR_DMADBG_5);
424 mac_dbg.dma_dbg_6 = OS_REG_READ(ah, AR_DMADBG_6)
[all...] |
| ar5416_cal_adcdc.c | 43 OS_REG_READ(ah, AR_PHY_CAL_MEAS_0(i));
45 OS_REG_READ(ah, AR_PHY_CAL_MEAS_1(i));
47 OS_REG_READ(ah, AR_PHY_CAL_MEAS_2(i));
49 OS_REG_READ(ah, AR_PHY_CAL_MEAS_3(i));
101 val = OS_REG_READ(ah, AR_PHY_NEW_ADC_DC_GAIN_CORR(i));
|
| ar5416_cal_adcgain.c | 49 OS_REG_READ(ah, AR_PHY_CAL_MEAS_0(i));
51 OS_REG_READ(ah, AR_PHY_CAL_MEAS_1(i));
53 OS_REG_READ(ah, AR_PHY_CAL_MEAS_2(i));
55 OS_REG_READ(ah, AR_PHY_CAL_MEAS_3(i));
105 val = OS_REG_READ(ah, AR_PHY_NEW_ADC_DC_GAIN_CORR(i));
|
| ar5416_power.c | 49 if ((OS_REG_READ(ah, AR_RTC_STATUS)
59 val = OS_REG_READ(ah, AR_RTC_STATUS) & AR_RTC_STATUS_M;
158 int mode = OS_REG_READ(ah, AR_RTC_STATUS);
|
| ar5416_cal_iq.c | 48 OS_REG_READ(ah, AR_PHY_CAL_MEAS_0(i));
50 OS_REG_READ(ah, AR_PHY_CAL_MEAS_1(i));
52 OS_REG_READ(ah, AR_PHY_CAL_MEAS_2(i));
|
| /src/sys/external/isc/atheros_hal/dist/ar5212/ |
| ar5212_interrupts.c | 42 return (OS_REG_READ(ah, AR_INTPEND) == AR_INTPEND_TRUE);
61 isr = OS_REG_READ(ah, AR_ISR);
65 isr2 = OS_REG_READ(ah, AR_ISR_S2);
77 isr = OS_REG_READ(ah, AR_ISR_RAC);
91 isr0 = OS_REG_READ(ah, AR_ISR_S0_S);
94 isr1 = OS_REG_READ(ah, AR_ISR_S1_S);
116 AH_PRIVATE(ah)->ah_fatalState[1] = OS_REG_READ(ah, AR_ISR_S0_S);
117 AH_PRIVATE(ah)->ah_fatalState[2] = OS_REG_READ(ah, AR_ISR_S1_S);
118 AH_PRIVATE(ah)->ah_fatalState[3] = OS_REG_READ(ah, AR_ISR_S2_S);
119 AH_PRIVATE(ah)->ah_fatalState[4] = OS_REG_READ(ah, AR_ISR_S3_S)
[all...] |
| ar5212_gpio.c | 48 OS_REG_READ(ah, AR_GPIOCR) | AR_GPIOCR_CR_A(gpio));
62 (OS_REG_READ(ah, AR_GPIOCR) &~ AR_GPIOCR_CR_A(gpio))
78 reg = OS_REG_READ(ah, AR_GPIODO);
93 uint32_t val = OS_REG_READ(ah, AR_GPIODI);
110 val = OS_REG_READ(ah, AR_GPIOCR);
|
| ar5212_recv.c | 34 return OS_REG_READ(ath, AR_RXDP);
44 HALASSERT(OS_REG_READ(ah, AR_RXDP) == rxdp);
68 OS_REG_READ(ah, AR_CR),
69 OS_REG_READ(ah, AR_DIAG_SW));
86 OS_REG_READ(ah, AR_DIAG_SW) &~ AR_DIAG_RX_DIS);
99 OS_REG_READ(ah, AR_DIAG_SW) | AR_DIAG_RX_DIS);
125 val = OS_REG_READ(ah, AR_MCAST_FIL1);
128 val = OS_REG_READ(ah, AR_MCAST_FIL0);
145 val = OS_REG_READ(ah, AR_MCAST_FIL1);
148 val = OS_REG_READ(ah, AR_MCAST_FIL0)
[all...] |
| ar5212_eeprom.c | 48 *data = OS_REG_READ(ah, AR_EEPROM_DATA) & 0xffff;
|
| ar5212_power.c | 57 scr = OS_REG_READ(ah, AR_SCR);
61 __func__, scr, OS_REG_READ(ah, AR_PCICFG));
69 val = OS_REG_READ(ah, AR_PCICFG);
162 return MS(OS_REG_READ(ah, AR_SCR), AR_SCR_SLE);
173 return (OS_REG_READ(ah, AR_PCICFG) & AR_PCICFG_SPWR_DN) != 0;
|
| /src/sys/external/isc/atheros_hal/dist/ar5211/ |
| ar5211_recv.c | 35 return OS_REG_READ(ah, AR_RXDP);
45 HALASSERT(OS_REG_READ(ah, AR_RXDP) == rxdp);
70 , OS_REG_READ(ah, AR_CR)
71 , OS_REG_READ(ah, AR_DIAG_SW)
87 OS_REG_READ(ah, AR_DIAG_SW) & ~(AR_DIAG_SW_DIS_RX));
97 OS_REG_READ(ah, AR_DIAG_SW) | AR_DIAG_SW_DIS_RX);
122 val = OS_REG_READ(ah, AR_MCAST_FIL1);
125 val = OS_REG_READ(ah, AR_MCAST_FIL0);
142 val = OS_REG_READ(ah, AR_MCAST_FIL1);
145 val = OS_REG_READ(ah, AR_MCAST_FIL0)
[all...] |
| ar5211_interrupts.c | 36 return OS_REG_READ(ah, AR_INTPEND) != 0;
53 isr = OS_REG_READ(ah, AR_ISR_RAC);
83 AH_PRIVATE(ah)->ah_fatalState[1] = OS_REG_READ(ah, AR_ISR_S0_S);
84 AH_PRIVATE(ah)->ah_fatalState[2] = OS_REG_READ(ah, AR_ISR_S1_S);
85 AH_PRIVATE(ah)->ah_fatalState[3] = OS_REG_READ(ah, AR_ISR_S2_S);
86 AH_PRIVATE(ah)->ah_fatalState[4] = OS_REG_READ(ah, AR_ISR_S3_S);
87 AH_PRIVATE(ah)->ah_fatalState[5] = OS_REG_READ(ah, AR_ISR_S4_S);
124 (void) OS_REG_READ(ah, AR_IER); /* flush write to HW */
|
| ar5211_misc.c | 80 *data = OS_REG_READ(ah, AR_EEPROM_DATA) & 0xffff;
201 reg = OS_REG_READ(ah, AR_GPIOCR);
219 reg = OS_REG_READ(ah, AR_GPIOCR);
237 reg = OS_REG_READ(ah, AR_GPIODO);
252 uint32_t val = OS_REG_READ(ah, AR_GPIODI);
266 uint32_t val = OS_REG_READ(ah, AR_GPIOCR);
300 (OS_REG_READ(ah, AR_PCICFG) &~
333 low1 = OS_REG_READ(ah, AR_TSF_L32);
334 u32 = OS_REG_READ(ah, AR_TSF_U32);
335 low2 = OS_REG_READ(ah, AR_TSF_L32)
[all...] |
| ar5211_beacon.c | 99 val = OS_REG_READ(ah, AR_STA_ID1);
124 OS_REG_READ(ah, AR_STA_ID1) | AR_STA_ID1_PCF);
137 OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_PCF);
153 (OS_REG_READ(ah, AR_BEACON) &~ (AR_BEACON_PERIOD|AR_BEACON_TIM))
|
| /src/sys/external/isc/atheros_hal/dist/ar5210/ |
| ar5210_misc.c | 70 (void) OS_REG_READ(ah, AR_EP_AIR(off)); /* activate read op */
77 *data = OS_REG_READ(ah, AR_EP_RDATA) & 0xffff;
166 (OS_REG_READ(ah, AR_GPIOCR) &~ AR_GPIOCR_ALL(gpio))
181 (OS_REG_READ(ah, AR_GPIOCR) &~ AR_GPIOCR_ALL(gpio))
197 reg = OS_REG_READ(ah, AR_GPIODO);
212 uint32_t val = OS_REG_READ(ah, AR_GPIODI);
226 uint32_t val = OS_REG_READ(ah, AR_GPIOCR);
251 val = OS_REG_READ(ah, AR_PCICFG);
275 uint32_t val = OS_REG_READ(ah, AR_STA_ID1);
282 uint32_t val = OS_REG_READ(ah, AR_STA_ID1)
[all...] |
| ar5210_recv.c | 35 return OS_REG_READ(ah, AR_RXDP);
67 if ((OS_REG_READ(ah, AR_CR) & AR_CR_RXE) == 0)
73 ath_hal_printf(ah, "AR_CR=0x%x\n", OS_REG_READ(ah, AR_CR));
74 ath_hal_printf(ah, "AR_DIAG_SW=0x%x\n", OS_REG_READ(ah, AR_DIAG_SW));
86 OS_REG_READ(ah, AR_DIAG_SW) & ~(AR_DIAG_SW_DIS_RX));
96 OS_REG_READ(ah, AR_DIAG_SW) | AR_DIAG_SW_DIS_RX);
121 val = OS_REG_READ(ah, AR_MCAST_FIL1);
124 val = OS_REG_READ(ah, AR_MCAST_FIL0);
141 val = OS_REG_READ(ah, AR_MCAST_FIL1);
144 val = OS_REG_READ(ah, AR_MCAST_FIL0)
[all...] |
| ar5210_beacon.c | 88 val = OS_REG_READ(ah, AR_STA_ID1);
116 (OS_REG_READ(ah, AR_STA_ID1) &~ AR_STA_ID1_DEFAULT_ANTENNA)
130 OS_REG_READ(ah, AR_STA_ID1) &~ (AR_STA_ID1_DEFAULT_ANTENNA | AR_STA_ID1_PCF));
146 (OS_REG_READ(ah, AR_BEACON) &~ (AR_BEACON_PERIOD|AR_BEACON_TIM))
|
| ar5210_reset.c | 115 ledstate = OS_REG_READ(ah, AR_PCICFG) &
152 OS_REG_WRITE(ah, AR_PCICFG, OS_REG_READ(ah, AR_PCICFG) | ledstate);
164 (void) OS_REG_READ(ah, AR_ISR); /* cleared on read */
169 (void) OS_REG_READ(ah, AR_BSR); /* cleared on read */
217 (OS_REG_READ(ah, AR_PHY(10)) & 0xFFFF00FF) |
223 (OS_REG_READ(ah, AR_PHY(17)) & 0xFFFFC07F) |
226 (OS_REG_READ(ah, AR_PHY(18)) & 0xFFFC0FFF) |
229 (OS_REG_READ(ah, AR_PHY(25)) & 0xFFF80FFF) |
232 (OS_REG_READ(ah, AR_PHY(68)) & 0xFFFFFFFC) |
254 OS_REG_READ(ah, AR_PHY_AGCCTL) | AR_PHY_AGC_CAL)
[all...] |
| /src/sys/external/isc/atheros_hal/dist/ar5312/ |
| ar5315_gpio.c | 45 (OS_REG_READ(ah, gpioOffset+AR5315_GPIODIR) &~ AR5315_GPIODIR_M(gpio))
62 (OS_REG_READ(ah, gpioOffset+AR5315_GPIODIR) &~ AR5315_GPIODIR_M(gpio))
79 reg = OS_REG_READ(ah, gpioOffset+AR5315_GPIODO);
96 uint32_t val = OS_REG_READ(ah, gpioOffset+AR5315_GPIODI);
114 val = OS_REG_READ(ah, gpioOffset+AR5315_GPIOINT);
|
| ar5312_gpio.c | 45 (OS_REG_READ(ah, gpioOffset+AR5312_GPIOCR) &~ AR_GPIOCR_CR_A(gpio))
62 (OS_REG_READ(ah, gpioOffset+AR5312_GPIOCR) &~ AR_GPIOCR_CR_A(gpio))
79 reg = OS_REG_READ(ah, gpioOffset+AR5312_GPIODO);
96 uint32_t val = OS_REG_READ(ah, gpioOffset+AR5312_GPIODI);
114 val = OS_REG_READ(ah, gpioOffset+AR5312_GPIOCR);
|
| ar5312_reset.c | 165 saveFrameSeqCount = OS_REG_READ(ah, AR_D_SEQNUM);
192 saveDefAntenna = OS_REG_READ(ah, AR_DEF_ANTENNA);
197 macStaId1 = OS_REG_READ(ah, AR_STA_ID1) &
202 saveLedState = OS_REG_READ(ah, AR5312_PCICFG) &
385 OS_REG_WRITE(ah, AR5312_PCICFG, OS_REG_READ(ah, AR_PCICFG) | saveLedState);
439 (void) OS_REG_READ(ah, AR_PHY_SLEEP_SCAL);
447 synthDelay = OS_REG_READ(ah, AR_PHY_RX_DELAY) & AR_PHY_RX_DELAY_DELAY;
476 testReg = OS_REG_READ(ah, AR_PHY_TESTCTRL);
481 (OS_REG_READ(ah, 0x9c24) & 0x10)) /* test if baseband not ready */ OS_DELAY(200);
486 OS_REG_READ(ah, AR_PHY_AGC_CONTROL
[all...] |
