| /src/sys/external/isc/atheros_hal/dist/ar5416/ |
| ar5416_power.c | 55 OS_REG_SET_BIT(ah, AR_RTC_FORCE_WAKE, AR_RTC_FORCE_WAKE_EN);
63 OS_REG_SET_BIT(ah, AR_RTC_FORCE_WAKE, AR_RTC_FORCE_WAKE_EN);
87 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
105 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
|
| ar5416_beacon.c | 59 OS_REG_SET_BIT(ah, AR_TIMER_MODE,
91 OS_REG_SET_BIT(ah, AR_TXCFG, AR_TXCFG_ATIM_TXPOLICY);
232 OS_REG_SET_BIT(ah, AR_TIMER_MODE,
|
| ar5416_cal.c | 96 OS_REG_SET_BIT(ah, AR_PHY_TIMING_CTRL4, AR_PHY_TIMING_CTRL4_DO_CAL);
180 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL,
187 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL, AR_PHY_AGC_CONTROL_CAL);
200 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL,
203 OS_REG_SET_BIT(ah, AR_PHY_CL_CAL_CTL, AR_PHY_CL_CAL_ENABLE);
207 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL, AR_PHY_AGC_CONTROL_CAL);
224 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL, AR_PHY_AGC_CONTROL_NF);
522 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL, AR_PHY_AGC_CONTROL_ENABLE_NF);
523 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL, AR_PHY_AGC_CONTROL_NO_UPDATE_NF);
524 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL, AR_PHY_AGC_CONTROL_NF)
[all...] |
| ar5416_cal_adcdc.c | 109 OS_REG_SET_BIT(ah, AR_PHY_NEW_ADC_DC_GAIN_CORR(0),
|
| ar5416_cal_adcgain.c | 114 OS_REG_SET_BIT(ah, AR_PHY_NEW_ADC_DC_GAIN_CORR(0),
|
| ar5416_cal_iq.c | 130 OS_REG_SET_BIT(ah, AR_PHY_TIMING_CTRL4,
|
| ar5416_recv.c | 55 OS_REG_SET_BIT(ah, AR_DIAG_SW, AR_DIAG_RX_DIS | AR_DIAG_RX_ABORT);
|
| ar5416_misc.c | 256 OS_REG_SET_BIT(ah, AR_DIAG_SW, AR_DIAG_RXCLEAR_CTL_LOW);
262 OS_REG_SET_BIT(ah, AR_DIAG_SW, AR_DIAG_RXCLEAR_EXT_LOW);
|
| ar9285_attach.c | 286 OS_REG_SET_BIT(ah, AR_PCIE_PM_CTRL, AR_PCIE_PM_CTRL_ENA);
318 OS_REG_SET_BIT(ah, AR_DIAG_SW, (AR_DIAG_RX_DIS | AR_DIAG_RX_ABORT));
|
| ar9280_attach.c | 301 OS_REG_SET_BIT(ah, AR_PCIE_PM_CTRL, AR_PCIE_PM_CTRL_ENA);
432 OS_REG_SET_BIT(ah, AR_PHY_FORCE_CLKEN_CCK, AR_PHY_FORCE_CLKEN_CCK_MRC_MUX);
|
| ar5416_xmit.c | 82 OS_REG_SET_BIT(ah, AR_TIMER_MODE, AR_TIMER_MODE_QUIET);
93 OS_REG_SET_BIT(ah, AR_DIAG_SW, AR_DIAG_CHAN_IDLE);
|
| ar5416_reset.c | 198 OS_REG_SET_BIT(ah, AR_GPIO_INPUT_EN_VAL, AR_GPIO_JTAG_DISABLE);
490 OS_REG_SET_BIT(ah, AR_AHB_MODE, AR_AHB_PREFETCH_RD_EN);
2242 OS_REG_SET_BIT(ah, AR_GTTM, AR_GTTM_CST_USEC);
|
| ar5416_ani.c | 276 OS_REG_SET_BIT(ah, AR_PHY_SFCORR_LOW,
|
| /src/sys/external/isc/atheros_hal/dist/ar5210/ |
| ar5210_power.c | 34 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV);
88 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SV);
|
| ar5210_misc.c | 322 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_NO_PSPOLL);
510 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
|
| /src/sys/external/isc/atheros_hal/dist/ar5211/ |
| ar5211_power.c | 77 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
90 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
|
| ar5211_misc.c | 179 OS_REG_SET_BIT(ah, AR_PHY_BASE, 0x00002000);
513 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
|
| /src/sys/external/isc/atheros_hal/dist/ar5212/ |
| ar5212_power.c | 97 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
110 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_PWR_SAV);
|
| ar5212_reset.c | 532 OS_REG_SET_BIT(ah, AR_PHY_TIMING_CTRL4,
791 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL, AR_PHY_AGC_CONTROL_NF);
819 OS_REG_SET_BIT(ah, AR_CFG, AR_CFG_AP_ADHOC_INDICATION);
1072 OS_REG_SET_BIT(ah, AR_PHY_TIMING_CTRL4,
1089 OS_REG_SET_BIT(ah, AR_PHY_TIMING_CTRL4,
1325 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL, AR_PHY_AGC_CONTROL_NF);
1341 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL, AR_PHY_AGC_CONTROL_ENABLE_NF);
1342 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL, AR_PHY_AGC_CONTROL_NO_UPDATE_NF);
1343 OS_REG_SET_BIT(ah, AR_PHY_AGC_CONTROL, AR_PHY_AGC_CONTROL_NF);
1448 OS_REG_SET_BIT(ah,AR_PHY_CCK_DETECT,
[all...] |
| ar5212_misc.c | 162 OS_REG_SET_BIT(ah, AR_PHY(0), 0x00002000);
534 OS_REG_SET_BIT(ah, AR_STA_ID1, AR_STA_ID1_ACKCTS_6MB);
|
| ar2425.c | 75 OS_REG_SET_BIT(ah, AR_PCIE_PMC, MAC_WOW_PWR_STATE_MASK_D2);
|
| ar5212_ani.c | 316 OS_REG_SET_BIT(ah, AR_PHY_SFCORR_LOW,
|
| ar5212_attach.c | 376 OS_REG_SET_BIT(ah, AR_PCICFG, AR_PCICFG_RETRYFIXEN);
|
| /src/sys/external/isc/atheros_hal/dist/ |
| ah_internal.h | 512 #define OS_REG_SET_BIT(_a, _r, _f) \
|
| /src/sys/external/isc/atheros_hal/dist/ar5312/ |
| ar5312_reset.c | 495 OS_REG_SET_BIT(ah, AR_PHY_TIMING_CTRL4,
|
