NetBSD Cross-Reference & Source Code Search Engine

Home	Sort by: relevance \| last modified time \| path

Full Search

in project(s):

Definition

Symbol

File Path

History

| | Help

Searched refs:PCIE_LC_LINK_WIDTH_CNTL (Results 1 - 15 of 15) sorted by relevancy

/src/sys/external/bsd/drm2/dist/drm/amd/amdgpu/
amdgpu_si.c	`1304 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 1353 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 1359 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); 1720 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 1725 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, tmp); 1981 orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 1985 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data);`
sid.h	`1565 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */`
/src/sys/external/bsd/drm2/dist/drm/radeon/
radeon_rv770.c	`2055 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 2057 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); 2058 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 2065 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); 2068 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); 2101 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 2107 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);`
radeon_r600.c	`4586 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 4588 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); 4589 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 4595 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); 4598 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); 4651 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 4657 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);`
rv770d.h	`945 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */`
radeon_evergreen.c	`5369 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 5371 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); 5390 link_width_cntl = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 5396 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl); 5520 data = orig = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 5524 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data);`
nid.h	`1094 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */`
cikd.h	`362 #define PCIE_LC_LINK_WIDTH_CNTL 0x100100A2 /* PCIE */`
sid.h	`1501 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */`
radeon_si.c	`7172 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 7177 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, tmp); 7395 orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 7399 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data);`
evergreend.h	`1479 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */`
r600d.h	`896 #define PCIE_LC_LINK_WIDTH_CNTL 0xa2 /* PCIE_P */`
radeon_cik.c	`9637 tmp = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 9642 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, tmp); 9822 orig = data = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL); 9826 WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data);`
radeon_ci_dpm.c	`4833 link_width = RREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL) & LC_LINK_WIDTH_RD_MASK;`
/src/sys/external/bsd/drm2/dist/drm/amd/powerplay/hwmgr/
amdgpu_smu7_hwmgr.c	`173 PCIE_LC_LINK_WIDTH_CNTL, LC_LINK_WIDTH_RD);`

Completed in 61 milliseconds