HomeSort by: relevance | last modified time | path
    Searched refs:SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK (Results 1 - 14 of 14) sorted by relevancy

  /src/sys/external/bsd/drm2/dist/drm/amd/amdgpu/
amdgpu_amdkfd_arcturus.c 147 m->sdmax_rlcx_rb_cntl & (~SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK));
246 if (sdma_rlc_rb_cntl & SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK)
266 temp = temp & ~SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK;
283 SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK);
amdgpu_amdkfd_gfx_v10.c 445 m->sdmax_rlcx_rb_cntl & (~SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK));
566 if (sdma_rlc_rb_cntl & SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK)
694 temp = temp & ~SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK;
711 SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK);
amdgpu_amdkfd_gfx_v7.c 337 m->sdma_rlc_rb_cntl & (~SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK));
441 if (sdma_rlc_rb_cntl & SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK)
562 temp = temp & ~SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK;
579 SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK);
amdgpu_amdkfd_gfx_v8.c 323 m->sdmax_rlcx_rb_cntl & (~SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK));
436 if (sdma_rlc_rb_cntl & SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK)
560 temp = temp & ~SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK;
577 SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK);
amdgpu_amdkfd_gfx_v9.c 433 m->sdmax_rlcx_rb_cntl & (~SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK));
554 if (sdma_rlc_rb_cntl & SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK)
624 temp = temp & ~SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK;
641 SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK);
  /src/sys/external/bsd/drm2/dist/drm/amd/include/asic_reg/sdma0/
sdma0_4_0_sh_mask.h 1490 #define SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK 0x00000001L
sdma0_4_1_sh_mask.h 1296 #define SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK 0x00000001L
sdma0_4_2_2_sh_mask.h 1508 #define SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK 0x00000001L
sdma0_4_2_sh_mask.h 1498 #define SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK 0x00000001L
  /src/sys/external/bsd/drm2/dist/drm/amd/include/asic_reg/oss/
oss_2_0_sh_mask.h 1159 #define SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK 0x1
oss_2_4_sh_mask.h 1279 #define SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK 0x1
oss_3_0_1_sh_mask.h 1727 #define SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK 0x1
oss_3_0_sh_mask.h 2043 #define SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK 0x1
  /src/sys/external/bsd/drm2/dist/drm/amd/include/asic_reg/gc/
gc_10_1_0_sh_mask.h 1281 #define SDMA0_RLC0_RB_CNTL__RB_ENABLE_MASK 0x00000001L
    [all...]

Completed in 136 milliseconds