HomeSort by: relevance | last modified time | path
    Searched refs:SpilledReg (Results 1 - 5 of 5) sorted by relevancy

  /src/external/apache2/llvm/dist/llvm/lib/Target/AMDGPU/
SIMachineFunctionInfo.h 441 struct SpilledReg {
445 SpilledReg() = default;
446 SpilledReg(Register R, int L) : VGPR (R), Lane (L) {}
475 DenseMap<int, std::vector<SpilledReg>> SGPRToVGPRSpills;
517 ArrayRef<SpilledReg> getSGPRToVGPRSpills(int FrameIndex) const {
520 ArrayRef<SpilledReg>() : makeArrayRef(I->second);
SIMachineFunctionInfo.cpp 274 std::vector<SpilledReg> &SpillLanes = SGPRToVGPRSpills[FI];
338 SpillLanes.push_back(SpilledReg(LaneVGPR, VGPRIndex));
SIFrameLowering.cpp 835 ArrayRef<SIMachineFunctionInfo::SpilledReg> Spill =
852 ArrayRef<SIMachineFunctionInfo::SpilledReg> Spill =
1025 ArrayRef<SIMachineFunctionInfo::SpilledReg> Spill =
1051 ArrayRef<SIMachineFunctionInfo::SpilledReg> Spill =
SIRegisterInfo.cpp 1310 ArrayRef<SIMachineFunctionInfo::SpilledReg> VGPRSpills =
1325 SIMachineFunctionInfo::SpilledReg Spill = VGPRSpills[i];
1408 ArrayRef<SIMachineFunctionInfo::SpilledReg> VGPRSpills =
1421 SIMachineFunctionInfo::SpilledReg Spill = VGPRSpills[i];
  /src/external/apache2/llvm/dist/llvm/lib/Target/PowerPC/
PPCFrameLowering.cpp 1208 unsigned SpilledReg = CSI[I].getDstReg();
1211 MRI->getDwarfRegNum(SpilledReg, true)));

Completed in 22 milliseconds