| /src/sys/arch/evbppc/wii/ |
| wii_mmuinit.S | 73 mtspr SPR_HID0, %r11
77 mtspr 1011, %r11 /* 1011 = SPR_HID4 */
82 mtspr 920, %r11
88 mtspr SPR_HID0, %r11
111 mtspr 560, %r11
112 mtspr 561, %r11
113 mtspr 562, %r11
114 mtspr 563, %r11
115 mtspr 564, %r11
116 mtspr 565, %r1
[all...] |
| /src/sys/arch/powerpc/booke/ |
| e500_mpsubr.S | 84 mtspr SPR_MAS0, %r0 /* setup MAS0 */
87 mtspr SPR_MAS1, %r3 /* save MAS1 */
89 mtspr SPR_MAS2, %r3 /* save MAS2 */
91 mtspr SPR_MAS3, %r3 /* save MAS3 */
118 mtspr SPR_HID0, %r0 /* set HID0 (timebase off) */
148 mtspr SPR_HID0, %r22 /* start timebase running */
177 mtspr SPR_MAS0, %r16
188 mtspr SPR_MAS0, %r3 /* place into SPR */
191 mtspr SPR_MAS1, %r4
234 mtspr SPR_MAS1, %r
[all...] |
| trap_subr.S | 77 mtspr sprg,%r2; /* save r2 */ \
230 mtspr SPR_##srr##1, %r31; /* restore SRR1 */ \
231 mtspr SPR_##srr##0, %r30; /* restore SRR0 */ \
325 mtspr SPR_##srr##1, %r13; /* restore SRR1 */ \
326 mtspr SPR_##srr##0, %r12; /* restore SRR0 */ \
780 mtspr SPR_MAS1, %r22 /* save MAS1 */
788 mtspr SPR_MAS2, %r22 /* put back into MAS2 */
817 mtspr SPR_MAS3, %r23 /* put into MAS3 */
858 mtspr SPR_IVPR, %r6
861 mtspr SPR_IVOR0, %r
[all...] |
| e500_tlb.c | 164 mtspr(SPR_MAS0, mas0 | MAS0_ESEL_MAKE(slot >> esel_shift));
167 mtspr(SPR_MAS2, slot << PAGE_SHIFT);
179 mtspr(SPR_MAS0, saved_mas0);
194 mtspr(SPR_MAS0, hwtlb.hwtlb_mas0);
195 mtspr(SPR_MAS1, hwtlb.hwtlb_mas1);
202 mtspr(SPR_MAS2, hwtlb.hwtlb_mas2);
209 mtspr(SPR_MAS3, hwtlb.hwtlb_mas3);
210 //mtspr(SPR_MAS7, 0);
224 mtspr(SPR_MAS0, saved_mas0);
355 mtspr(SPR_PID0, asid)
[all...] |
| /src/sys/arch/evbppc/ev64260/ |
| ev64260_locore.S | 143 mtspr SPR_L2CR,8 /* do it */
150 mtspr SPR_HID0,8
160 mtspr SPR_MSSCR0,8
169 mtspr SPR_HID0,8
180 mtspr SPR_HID0,8
189 mtspr SPR_HID0,8
201 mtspr SPR_L2CR,8
|
| /src/sys/arch/amigappc/amigappc/ |
| locore.S | 206 mtspr SPR_HID0,9
207 mtspr SPR_HID0,8
213 mtspr SPR_HID0,9
214 mtspr SPR_HID0,8
228 mtspr SPR_HID0,6 /* flush the BTAC */
230 mtspr SPR_HID0,7
|
| /src/sys/arch/powerpc/include/ |
| spr.h | 64 "mtspr %0,%2;" \
88 __asm volatile("mtspr %0,%1" : : "K"(reg), "r"(val));
101 #define mtspr(reg, val) \ macro
112 #define mtspr(r,v) mtspr64(r,v) macro
115 #define mtspr(r,v) mtspr32(r,v) macro
|
| /src/sys/arch/prep/stand/boot/ |
| srt0.s | 59 mtspr 1008,3
130 mtspr 1008,3
133 mtspr 1008,3
|
| /src/sys/arch/rs6000/stand/boot/ |
| srt0.s | 62 mtspr 1008,3
137 mtspr 1008,3
140 mtspr 1008,3
|
| srt0_pwr.s | 65 mtspr 1008,3
139 mtspr 1008,3
142 mtspr 1008,3
|
| /src/sys/arch/bebox/bebox/ |
| locore.S | 126 mtspr SPR_HID0,8
149 mtspr SPR_HID0,7
151 mtspr SPR_HID0,8
|
| /src/sys/arch/powerpc/ibm4xx/dev/ |
| wdog.c | 119 mtspr(SPR_TSR, tsr);
132 mtspr(SPR_TSR, tsr);
150 mtspr(SPR_TCR, tcr);
|
| /src/sys/arch/prep/prep/ |
| locore.S | 130 mtspr SPR_HID0,8 /* enable and invalidate caches */
132 mtspr SPR_HID0,11 /* enable caches */
145 mtspr SPR_HID0,11
|
| /src/sys/arch/rs6000/rs6000/ |
| locore.S | 135 mtspr SPR_HID0,8 /* enable and invalidate caches */
137 mtspr SPR_HID0,11 /* enable caches */
150 mtspr SPR_HID0,11
|
| /src/sys/arch/macppc/macppc/ |
| locore.S | 137 mtspr SPR_HID5,%r11
146 mtspr SPR_HID1,%r0
182 mtspr SPR_HID4, %r4
|
| /src/sys/arch/powerpc/booke/dev/ |
| e500wdog.c | 92 mtspr(SPR_TSR, TSR_ENW);
113 mtspr(SPR_TSR, TSR_ENW);
122 mtspr(SPR_TSR, TSR_ENW);
130 mtspr(SPR_TCR, tcr);
186 //mtspr(SPR_TSR, TSR_ENW);
|
| /src/sys/arch/powerpc/ibm4xx/ |
| clock.c | 96 mtspr(SPR_TSR, TSR_FIS); /* Clear TSR[FIS] */
131 mtspr(SPR_TSR, TSR_PIS); /* Clear TSR[PIS] */
187 mtspr(SPR_PIT, ticks_per_intr);
190 mtspr(SPR_TCR, TCR_PIE | TCR_ARE | TCR_FIE | TCR_PERIOD);
|
| 4xx_trap_subr.S | 100 mtspr SPR_PID,%r31
103 mtspr SPR_PID,%r30
|
| 4xx_locore.S | 94 mtspr SPR_DBCR0,%r3
|
| /src/sys/arch/evbppc/mpc85xx/ |
| mpc85xx_start.S | 222 mtspr SPR_TCR, %r3
224 mtspr SPR_TBL, %r0
225 mtspr SPR_TBU, %r0
226 mtspr SPR_DBCR0, %r0
245 mtspr SPR_L1CSR0, %r3
247 mtspr SPR_L1CSR0, %r3
256 mtspr SPR_L1CSR0, %r3
259 mtspr SPR_L1CSR1, %r3
|
| /src/sys/arch/ibmnws/ibmnws/ |
| locore.S | 135 mtspr SPR_HID0,8 /* enable and invalidate caches */
137 mtspr SPR_HID0,11 /* enable caches */
|
| /src/sys/arch/powerpc/oea/ |
| cpu_subr.c | 354 mtspr(SPR_HID0, hid0);
361 mtspr(SPR_HID1, hid1);
546 mtspr(SPR_PIR, id);
738 mtspr(SPR_HID0, hid0);
989 mtspr(SPR_L2CR, l2cr & ~L2CR_L2E);
997 mtspr(SPR_L2CR, l2cr | L2CR_L2I);
1002 mtspr(SPR_L2CR, l2cr | L2CR_L2I);
1009 mtspr(SPR_L2CR, l2cr);
1026 mtspr(SPR_L3CR, l3cr);
1030 mtspr(SPR_L3CR, l3cr)
[all...] |
| /src/sys/arch/mvmeppc/mvmeppc/ |
| locore.S | 142 mtspr SPR_HID0,%r8 /* enable and invalidate caches */
144 mtspr SPR_HID0,%r11 /* enable caches */
157 mtspr SPR_HID0,%r11
|
| /src/sys/arch/evbppc/pmppc/ |
| pmppc_locore.S | 90 mtspr 1008,8
111 mtspr SPR_HID0,8
|
| /src/sys/arch/ofppc/ofppc/ |
| locore.S | 109 mtspr 0x118,0 /* clear ASR[V] to enable segregs */
|
