| /src/sys/external/bsd/drm2/dist/drm/i915/gvt/ |
| handlers.c | 555 if (offset == i915_mmio_reg_offset(DDI_BUF_CTL(PORT_E)))
574 u32 ddi_buf_ctl = vgpu_vreg_t(vgpu, DDI_BUF_CTL(PORT_E)); local in function:fdi_auto_training_started
578 if ((ddi_buf_ctl & DDI_BUF_CTL_ENABLE) &&
2470 MMIO_DH(DDI_BUF_CTL(PORT_A), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2471 MMIO_DH(DDI_BUF_CTL(PORT_B), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2472 MMIO_DH(DDI_BUF_CTL(PORT_C), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2473 MMIO_DH(DDI_BUF_CTL(PORT_D), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2474 MMIO_DH(DDI_BUF_CTL(PORT_E), D_ALL, NULL, ddi_buf_ctl_mmio_write);
|
| handlers.c | 555 if (offset == i915_mmio_reg_offset(DDI_BUF_CTL(PORT_E)))
574 u32 ddi_buf_ctl = vgpu_vreg_t(vgpu, DDI_BUF_CTL(PORT_E)); local in function:fdi_auto_training_started
578 if ((ddi_buf_ctl & DDI_BUF_CTL_ENABLE) &&
2470 MMIO_DH(DDI_BUF_CTL(PORT_A), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2471 MMIO_DH(DDI_BUF_CTL(PORT_B), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2472 MMIO_DH(DDI_BUF_CTL(PORT_C), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2473 MMIO_DH(DDI_BUF_CTL(PORT_D), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2474 MMIO_DH(DDI_BUF_CTL(PORT_E), D_ALL, NULL, ddi_buf_ctl_mmio_write);
|
| handlers.c | 555 if (offset == i915_mmio_reg_offset(DDI_BUF_CTL(PORT_E)))
574 u32 ddi_buf_ctl = vgpu_vreg_t(vgpu, DDI_BUF_CTL(PORT_E)); local in function:fdi_auto_training_started
578 if ((ddi_buf_ctl & DDI_BUF_CTL_ENABLE) &&
2470 MMIO_DH(DDI_BUF_CTL(PORT_A), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2471 MMIO_DH(DDI_BUF_CTL(PORT_B), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2472 MMIO_DH(DDI_BUF_CTL(PORT_C), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2473 MMIO_DH(DDI_BUF_CTL(PORT_D), D_ALL, NULL, ddi_buf_ctl_mmio_write);
2474 MMIO_DH(DDI_BUF_CTL(PORT_E), D_ALL, NULL, ddi_buf_ctl_mmio_write);
|
| /src/sys/external/bsd/drm2/dist/drm/i915/display/ |
| intel_ddi.c | 1036 i915_reg_t reg = DDI_BUF_CTL(port);
1163 /* Configure and enable DDI_BUF_CTL for DDI E with next voltage.
1167 I915_WRITE(DDI_BUF_CTL(PORT_E),
1171 POSTING_READ(DDI_BUF_CTL(PORT_E));
1214 temp = I915_READ(DDI_BUF_CTL(PORT_E));
1216 I915_WRITE(DDI_BUF_CTL(PORT_E), temp);
1217 POSTING_READ(DDI_BUF_CTL(PORT_E));
2091 tmp = I915_READ(DDI_BUF_CTL(port));
3491 * 7.g Configure and enable DDI_BUF_CTL
3492 * 7.h Wait for DDI_BUF_CTL DDI Idle Status = 0b (Not Idle), timeou
4202 u32 dp_tp_ctl, ddi_buf_ctl; local in function:intel_ddi_prepare_link_retrain
[all...] |
| intel_ddi.c | 1036 i915_reg_t reg = DDI_BUF_CTL(port);
1163 /* Configure and enable DDI_BUF_CTL for DDI E with next voltage.
1167 I915_WRITE(DDI_BUF_CTL(PORT_E),
1171 POSTING_READ(DDI_BUF_CTL(PORT_E));
1214 temp = I915_READ(DDI_BUF_CTL(PORT_E));
1216 I915_WRITE(DDI_BUF_CTL(PORT_E), temp);
1217 POSTING_READ(DDI_BUF_CTL(PORT_E));
2091 tmp = I915_READ(DDI_BUF_CTL(port));
3491 * 7.g Configure and enable DDI_BUF_CTL
3492 * 7.h Wait for DDI_BUF_CTL DDI Idle Status = 0b (Not Idle), timeou
4202 u32 dp_tp_ctl, ddi_buf_ctl; local in function:intel_ddi_prepare_link_retrain
[all...] |
| intel_ddi.c | 1036 i915_reg_t reg = DDI_BUF_CTL(port);
1163 /* Configure and enable DDI_BUF_CTL for DDI E with next voltage.
1167 I915_WRITE(DDI_BUF_CTL(PORT_E),
1171 POSTING_READ(DDI_BUF_CTL(PORT_E));
1214 temp = I915_READ(DDI_BUF_CTL(PORT_E));
1216 I915_WRITE(DDI_BUF_CTL(PORT_E), temp);
1217 POSTING_READ(DDI_BUF_CTL(PORT_E));
2091 tmp = I915_READ(DDI_BUF_CTL(port));
3491 * 7.g Configure and enable DDI_BUF_CTL
3492 * 7.h Wait for DDI_BUF_CTL DDI Idle Status = 0b (Not Idle), timeou
4202 u32 dp_tp_ctl, ddi_buf_ctl; local in function:intel_ddi_prepare_link_retrain
[all...] |
