| /src/sys/external/bsd/drm2/dist/drm/amd/display/dc/dcn10/ |
| amdgpu_dcn10_dpp_dscl.c | 357 uint32_t scl_mode = REG_READ(SCL_MODE); local in function:dpp1_dscl_set_scl_filter
387 scl_mode, dpp->tf_mask->SCL_COEF_RAM_SELECT_CURRENT,
391 REG_SET_2(SCL_MODE, scl_mode,
544 REG_UPDATE(SCL_MODE, DSCL_MODE, dscl_mode);
703 REG_UPDATE(SCL_MODE, DSCL_MODE, dscl_mode);
|
| amdgpu_dcn10_dpp_dscl.c | 357 uint32_t scl_mode = REG_READ(SCL_MODE); local in function:dpp1_dscl_set_scl_filter
387 scl_mode, dpp->tf_mask->SCL_COEF_RAM_SELECT_CURRENT,
391 REG_SET_2(SCL_MODE, scl_mode,
544 REG_UPDATE(SCL_MODE, DSCL_MODE, dscl_mode);
703 REG_UPDATE(SCL_MODE, DSCL_MODE, dscl_mode);
|
