| /src/sys/external/gpl2/dts/dist/arch/arm/boot/dts/ |
| tegra114.dtsi | 26 clocks = <&tegra_car TEGRA114_CLK_HOST1X>;
28 resets = <&tegra_car 28>;
41 clocks = <&tegra_car TEGRA114_CLK_GR2D>;
42 resets = <&tegra_car 21>;
51 clocks = <&tegra_car TEGRA114_CLK_GR3D>;
52 resets = <&tegra_car 24>;
62 clocks = <&tegra_car TEGRA114_CLK_DISP1>,
63 <&tegra_car TEGRA114_CLK_PLL_P>;
65 resets = <&tegra_car 27>;
81 clocks = <&tegra_car TEGRA114_CLK_DISP2>
178 tegra_car: clock@60006000 { label
[all...] |
| tegra20.dtsi | 41 clocks = <&tegra_car TEGRA20_CLK_HOST1X>;
43 resets = <&tegra_car 28>;
55 clocks = <&tegra_car TEGRA20_CLK_MPE>;
56 resets = <&tegra_car 60>;
64 clocks = <&tegra_car TEGRA20_CLK_VI>;
65 resets = <&tegra_car 20>;
73 clocks = <&tegra_car TEGRA20_CLK_EPP>;
74 resets = <&tegra_car 19>;
82 clocks = <&tegra_car TEGRA20_CLK_ISP>;
83 resets = <&tegra_car 23>
240 tegra_car: clock@60006000 { label
[all...] |
| tegra114.dtsi | 26 clocks = <&tegra_car TEGRA114_CLK_HOST1X>;
28 resets = <&tegra_car 28>;
41 clocks = <&tegra_car TEGRA114_CLK_GR2D>;
42 resets = <&tegra_car 21>;
51 clocks = <&tegra_car TEGRA114_CLK_GR3D>;
52 resets = <&tegra_car 24>;
62 clocks = <&tegra_car TEGRA114_CLK_DISP1>,
63 <&tegra_car TEGRA114_CLK_PLL_P>;
65 resets = <&tegra_car 27>;
81 clocks = <&tegra_car TEGRA114_CLK_DISP2>
178 tegra_car: clock@60006000 { label
[all...] |
| tegra20.dtsi | 41 clocks = <&tegra_car TEGRA20_CLK_HOST1X>;
43 resets = <&tegra_car 28>;
55 clocks = <&tegra_car TEGRA20_CLK_MPE>;
56 resets = <&tegra_car 60>;
64 clocks = <&tegra_car TEGRA20_CLK_VI>;
65 resets = <&tegra_car 20>;
73 clocks = <&tegra_car TEGRA20_CLK_EPP>;
74 resets = <&tegra_car 19>;
82 clocks = <&tegra_car TEGRA20_CLK_ISP>;
83 resets = <&tegra_car 23>
240 tegra_car: clock@60006000 { label
[all...] |
| tegra124.dtsi | 49 clocks = <&tegra_car TEGRA124_CLK_PCIE>,
50 <&tegra_car TEGRA124_CLK_AFI>,
51 <&tegra_car TEGRA124_CLK_PLL_E>,
52 <&tegra_car TEGRA124_CLK_CML0>;
54 resets = <&tegra_car 70>,
55 <&tegra_car 72>,
56 <&tegra_car 74>;
95 clocks = <&tegra_car TEGRA124_CLK_HOST1X>;
97 resets = <&tegra_car 28>;
110 clocks = <&tegra_car TEGRA124_CLK_DISP1>
273 tegra_car: clock@60006000 { label
[all...] |
| tegra30.dtsi | 49 clocks = <&tegra_car TEGRA30_CLK_PCIE>,
50 <&tegra_car TEGRA30_CLK_AFI>,
51 <&tegra_car TEGRA30_CLK_PLL_E>,
52 <&tegra_car TEGRA30_CLK_CML0>;
54 resets = <&tegra_car 70>,
55 <&tegra_car 72>,
56 <&tegra_car 74>;
122 clocks = <&tegra_car TEGRA30_CLK_HOST1X>;
124 resets = <&tegra_car 28>;
137 clocks = <&tegra_car TEGRA30_CLK_MPE>
356 tegra_car: clock@60006000 { label
[all...] |
| tegra124.dtsi | 49 clocks = <&tegra_car TEGRA124_CLK_PCIE>,
50 <&tegra_car TEGRA124_CLK_AFI>,
51 <&tegra_car TEGRA124_CLK_PLL_E>,
52 <&tegra_car TEGRA124_CLK_CML0>;
54 resets = <&tegra_car 70>,
55 <&tegra_car 72>,
56 <&tegra_car 74>;
95 clocks = <&tegra_car TEGRA124_CLK_HOST1X>;
97 resets = <&tegra_car 28>;
110 clocks = <&tegra_car TEGRA124_CLK_DISP1>
273 tegra_car: clock@60006000 { label
[all...] |
| tegra30.dtsi | 49 clocks = <&tegra_car TEGRA30_CLK_PCIE>,
50 <&tegra_car TEGRA30_CLK_AFI>,
51 <&tegra_car TEGRA30_CLK_PLL_E>,
52 <&tegra_car TEGRA30_CLK_CML0>;
54 resets = <&tegra_car 70>,
55 <&tegra_car 72>,
56 <&tegra_car 74>;
122 clocks = <&tegra_car TEGRA30_CLK_HOST1X>;
124 resets = <&tegra_car 28>;
137 clocks = <&tegra_car TEGRA30_CLK_MPE>
356 tegra_car: clock@60006000 { label
[all...] |
| /src/sys/external/gpl2/dts/dist/arch/arm64/boot/dts/nvidia/ |
| tegra132.dtsi | 42 clocks = <&tegra_car TEGRA124_CLK_PCIE>,
43 <&tegra_car TEGRA124_CLK_AFI>,
44 <&tegra_car TEGRA124_CLK_PLL_E>,
45 <&tegra_car TEGRA124_CLK_CML0>;
47 resets = <&tegra_car 70>,
48 <&tegra_car 72>,
49 <&tegra_car 74>;
89 clocks = <&tegra_car TEGRA124_CLK_HOST1X>;
91 resets = <&tegra_car 28>;
103 clocks = <&tegra_car TEGRA124_CLK_DISP1>
225 tegra_car: clock@60006000 { label
[all...] |
| tegra132.dtsi | 42 clocks = <&tegra_car TEGRA124_CLK_PCIE>,
43 <&tegra_car TEGRA124_CLK_AFI>,
44 <&tegra_car TEGRA124_CLK_PLL_E>,
45 <&tegra_car TEGRA124_CLK_CML0>;
47 resets = <&tegra_car 70>,
48 <&tegra_car 72>,
49 <&tegra_car 74>;
89 clocks = <&tegra_car TEGRA124_CLK_HOST1X>;
91 resets = <&tegra_car 28>;
103 clocks = <&tegra_car TEGRA124_CLK_DISP1>
225 tegra_car: clock@60006000 { label
[all...] |
| tegra210.dtsi | 43 clocks = <&tegra_car TEGRA210_CLK_PCIE>,
44 <&tegra_car TEGRA210_CLK_AFI>,
45 <&tegra_car TEGRA210_CLK_PLL_E>,
46 <&tegra_car TEGRA210_CLK_CML0>;
48 resets = <&tegra_car 70>,
49 <&tegra_car 72>,
50 <&tegra_car 74>;
94 clocks = <&tegra_car TEGRA210_CLK_HOST1X>;
96 resets = <&tegra_car 28>;
110 clocks = <&tegra_car TEGRA210_CLK_DPAUX1>
465 tegra_car: clock@60006000 { label
[all...] |
| tegra210.dtsi | 43 clocks = <&tegra_car TEGRA210_CLK_PCIE>,
44 <&tegra_car TEGRA210_CLK_AFI>,
45 <&tegra_car TEGRA210_CLK_PLL_E>,
46 <&tegra_car TEGRA210_CLK_CML0>;
48 resets = <&tegra_car 70>,
49 <&tegra_car 72>,
50 <&tegra_car 74>;
94 clocks = <&tegra_car TEGRA210_CLK_HOST1X>;
96 resets = <&tegra_car 28>;
110 clocks = <&tegra_car TEGRA210_CLK_DPAUX1>
465 tegra_car: clock@60006000 { label
[all...] |
