ixp12x0_intr.c revision 1.1.2.3
1 1.1.2.3 gehenna /* $NetBSD: ixp12x0_intr.c,v 1.1.2.3 2002/08/30 00:19:15 gehenna Exp $ */ 2 1.1.2.2 gehenna 3 1.1.2.2 gehenna /* 4 1.1.2.2 gehenna * Copyright (c) 2002 The NetBSD Foundation, Inc. 5 1.1.2.2 gehenna * All rights reserved. 6 1.1.2.2 gehenna * 7 1.1.2.2 gehenna * This code is derived from software contributed to The NetBSD Foundation 8 1.1.2.2 gehenna * by Ichiro FUKUHARA and Naoto Shimazaki. 9 1.1.2.2 gehenna * 10 1.1.2.2 gehenna * Redistribution and use in source and binary forms, with or without 11 1.1.2.2 gehenna * modification, are permitted provided that the following conditions 12 1.1.2.2 gehenna * are met: 13 1.1.2.2 gehenna * 1. Redistributions of source code must retain the above copyright 14 1.1.2.2 gehenna * notice, this list of conditions and the following disclaimer. 15 1.1.2.2 gehenna * 2. Redistributions in binary form must reproduce the above copyright 16 1.1.2.2 gehenna * notice, this list of conditions and the following disclaimer in the 17 1.1.2.2 gehenna * documentation and/or other materials provided with the distribution. 18 1.1.2.2 gehenna * 3. All advertising materials mentioning features or use of this software 19 1.1.2.2 gehenna * must display the following acknowledgement: 20 1.1.2.2 gehenna * This product includes software developed by the NetBSD 21 1.1.2.2 gehenna * Foundation, Inc. and its contributors. 22 1.1.2.2 gehenna * 4. Neither the name of The NetBSD Foundation nor the names of its 23 1.1.2.2 gehenna * contributors may be used to endorse or promote products derived 24 1.1.2.2 gehenna * from this software without specific prior written permission. 25 1.1.2.2 gehenna * 26 1.1.2.2 gehenna * THIS SOFTWARE IS PROVIDED BY THE NETBSD FOUNDATION, INC. AND CONTRIBUTORS 27 1.1.2.2 gehenna * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED 28 1.1.2.2 gehenna * TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR 29 1.1.2.2 gehenna * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE FOUNDATION OR CONTRIBUTORS 30 1.1.2.2 gehenna * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR 31 1.1.2.2 gehenna * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF 32 1.1.2.2 gehenna * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS 33 1.1.2.2 gehenna * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN 34 1.1.2.2 gehenna * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) 35 1.1.2.2 gehenna * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE 36 1.1.2.2 gehenna * POSSIBILITY OF SUCH DAMAGE. 37 1.1.2.2 gehenna */ 38 1.1.2.2 gehenna 39 1.1.2.2 gehenna /* 40 1.1.2.2 gehenna * Interrupt support for the Intel ixp12x0 41 1.1.2.2 gehenna */ 42 1.1.2.2 gehenna 43 1.1.2.2 gehenna #include <sys/param.h> 44 1.1.2.2 gehenna #include <sys/systm.h> 45 1.1.2.2 gehenna #include <sys/malloc.h> 46 1.1.2.2 gehenna 47 1.1.2.2 gehenna #include <uvm/uvm_extern.h> 48 1.1.2.2 gehenna 49 1.1.2.2 gehenna #include <machine/bus.h> 50 1.1.2.2 gehenna #include <machine/intr.h> 51 1.1.2.2 gehenna 52 1.1.2.2 gehenna #include <arm/cpufunc.h> 53 1.1.2.2 gehenna 54 1.1.2.2 gehenna #include <arm/ixp12x0/ixp12x0reg.h> 55 1.1.2.2 gehenna #include <arm/ixp12x0/ixp12x0var.h> 56 1.1.2.2 gehenna 57 1.1.2.2 gehenna #include <arm/ixp12x0/ixp12x0_comreg.h> 58 1.1.2.2 gehenna #include <arm/ixp12x0/ixp12x0_pcireg.h> 59 1.1.2.2 gehenna 60 1.1.2.2 gehenna extern u_int32_t ixpcom_cr; /* current cr from *_com.c */ 61 1.1.2.2 gehenna extern u_int32_t ixpcom_imask; /* tell mask to *_com.c */ 62 1.1.2.2 gehenna 63 1.1.2.2 gehenna /* Interrupt handler queues. */ 64 1.1.2.2 gehenna struct intrq intrq[NIRQ]; 65 1.1.2.2 gehenna 66 1.1.2.2 gehenna /* Interrupts to mask at each level. */ 67 1.1.2.2 gehenna static u_int32_t imask[NIPL]; 68 1.1.2.2 gehenna static u_int32_t pci_imask[NIPL]; 69 1.1.2.2 gehenna 70 1.1.2.2 gehenna /* Current interrupt priority level. */ 71 1.1.2.2 gehenna __volatile int current_spl_level; 72 1.1.2.2 gehenna 73 1.1.2.2 gehenna /* Software copy of the IRQs we have enabled. */ 74 1.1.2.2 gehenna __volatile u_int32_t intr_enabled; 75 1.1.2.2 gehenna __volatile u_int32_t pci_intr_enabled; 76 1.1.2.2 gehenna 77 1.1.2.2 gehenna /* Interrupts pending. */ 78 1.1.2.2 gehenna static __volatile int ipending; 79 1.1.2.2 gehenna 80 1.1.2.2 gehenna /* 81 1.1.2.2 gehenna * Map a software interrupt queue index (to the unused bits in the 82 1.1.2.2 gehenna * ICU registers -- XXX will need to revisit this if those bits are 83 1.1.2.2 gehenna * ever used in future steppings). 84 1.1.2.2 gehenna */ 85 1.1.2.2 gehenna static const uint32_t si_to_irqbit[SI_NQUEUES] = { 86 1.1.2.2 gehenna IXP12X0_INTR_bit30, /* SI_SOFT */ 87 1.1.2.2 gehenna IXP12X0_INTR_bit29, /* SI_SOFTCLOCK */ 88 1.1.2.2 gehenna IXP12X0_INTR_bit28, /* SI_SOFTNET */ 89 1.1.2.2 gehenna IXP12X0_INTR_bit27, /* SI_SOFTSERIAL */ 90 1.1.2.2 gehenna }; 91 1.1.2.2 gehenna 92 1.1.2.2 gehenna #define INT_SWMASK \ 93 1.1.2.2 gehenna ((1U << IXP12X0_INTR_bit30) | (1U << IXP12X0_INTR_bit29) | \ 94 1.1.2.2 gehenna (1U << IXP12X0_INTR_bit28) | (1U << IXP12X0_INTR_bit27)) 95 1.1.2.2 gehenna 96 1.1.2.2 gehenna #define SI_TO_IRQBIT(si) (1U << si_to_irqbit[(si)]) 97 1.1.2.2 gehenna 98 1.1.2.2 gehenna /* 99 1.1.2.2 gehenna * Map a software interrupt queue to an interrupt priority level. 100 1.1.2.2 gehenna */ 101 1.1.2.2 gehenna static const int si_to_ipl[SI_NQUEUES] = { 102 1.1.2.2 gehenna IPL_SOFT, /* SI_SOFT */ 103 1.1.2.2 gehenna IPL_SOFTCLOCK, /* SI_SOFTCLOCK */ 104 1.1.2.2 gehenna IPL_SOFTNET, /* SI_SOFTNET */ 105 1.1.2.2 gehenna IPL_SOFTSERIAL, /* SI_SOFTSERIAL */ 106 1.1.2.2 gehenna }; 107 1.1.2.2 gehenna 108 1.1.2.2 gehenna void ixp12x0_intr_dispatch(struct irqframe *frame); 109 1.1.2.2 gehenna 110 1.1.2.2 gehenna static __inline u_int32_t 111 1.1.2.2 gehenna ixp12x0_irq_read(void) 112 1.1.2.2 gehenna { 113 1.1.2.2 gehenna return IXPREG(IXP12X0_IRQ_VBASE) & IXP12X0_INTR_MASK; 114 1.1.2.2 gehenna } 115 1.1.2.2 gehenna 116 1.1.2.2 gehenna static __inline u_int32_t 117 1.1.2.2 gehenna ixp12x0_pci_irq_read(void) 118 1.1.2.2 gehenna { 119 1.1.2.2 gehenna return IXPREG(IXPPCI_IRQ_STATUS); 120 1.1.2.2 gehenna } 121 1.1.2.2 gehenna 122 1.1.2.2 gehenna static void 123 1.1.2.2 gehenna ixp12x0_enable_uart_irq(void) 124 1.1.2.2 gehenna { 125 1.1.2.2 gehenna ixpcom_imask = 0; 126 1.1.2.2 gehenna IXPREG(IXPCOM_UART_BASE + IXPCOM_CR) = ixpcom_cr & ~ixpcom_imask; 127 1.1.2.2 gehenna } 128 1.1.2.2 gehenna 129 1.1.2.2 gehenna static void 130 1.1.2.2 gehenna ixp12x0_disable_uart_irq(void) 131 1.1.2.2 gehenna { 132 1.1.2.2 gehenna ixpcom_imask = CR_RIE | CR_XIE; 133 1.1.2.2 gehenna IXPREG(IXPCOM_UART_BASE + IXPCOM_CR) = ixpcom_cr & ~ixpcom_imask; 134 1.1.2.2 gehenna } 135 1.1.2.2 gehenna 136 1.1.2.2 gehenna static void 137 1.1.2.2 gehenna ixp12x0_set_intrmask(u_int32_t irqs, u_int32_t pci_irqs) 138 1.1.2.2 gehenna { 139 1.1.2.2 gehenna if (irqs & (1U << IXP12X0_INTR_UART)) { 140 1.1.2.2 gehenna ixp12x0_disable_uart_irq(); 141 1.1.2.2 gehenna } else { 142 1.1.2.2 gehenna ixp12x0_enable_uart_irq(); 143 1.1.2.2 gehenna } 144 1.1.2.2 gehenna IXPREG(IXPPCI_IRQ_ENABLE_CLEAR) = pci_irqs; 145 1.1.2.2 gehenna IXPREG(IXPPCI_IRQ_ENABLE_SET) = pci_intr_enabled & ~pci_irqs; 146 1.1.2.2 gehenna } 147 1.1.2.2 gehenna 148 1.1.2.2 gehenna static void 149 1.1.2.2 gehenna ixp12x0_enable_irq(int irq) 150 1.1.2.2 gehenna { 151 1.1.2.2 gehenna if (irq < SYS_NIRQ) { 152 1.1.2.2 gehenna intr_enabled |= (1U << irq); 153 1.1.2.2 gehenna switch (irq) { 154 1.1.2.2 gehenna case IXP12X0_INTR_UART: 155 1.1.2.2 gehenna ixp12x0_enable_uart_irq(); 156 1.1.2.2 gehenna break; 157 1.1.2.2 gehenna 158 1.1.2.2 gehenna case IXP12X0_INTR_PCI: 159 1.1.2.2 gehenna /* nothing to do */ 160 1.1.2.2 gehenna break; 161 1.1.2.2 gehenna default: 162 1.1.2.2 gehenna panic("enable_irq:bad IRQ %d\n", irq); 163 1.1.2.2 gehenna } 164 1.1.2.2 gehenna } else { 165 1.1.2.2 gehenna pci_intr_enabled |= (1U << (irq - SYS_NIRQ)); 166 1.1.2.2 gehenna IXPREG(IXPPCI_IRQ_ENABLE_SET) = (1U << (irq - SYS_NIRQ)); 167 1.1.2.2 gehenna } 168 1.1.2.2 gehenna } 169 1.1.2.2 gehenna 170 1.1.2.2 gehenna static __inline void 171 1.1.2.2 gehenna ixp12x0_disable_irq(int irq) 172 1.1.2.2 gehenna { 173 1.1.2.2 gehenna if (irq < SYS_NIRQ) { 174 1.1.2.2 gehenna intr_enabled ^= ~(1U << irq); 175 1.1.2.2 gehenna switch (irq) { 176 1.1.2.2 gehenna case IXP12X0_INTR_UART: 177 1.1.2.2 gehenna ixp12x0_disable_uart_irq(); 178 1.1.2.2 gehenna break; 179 1.1.2.2 gehenna 180 1.1.2.2 gehenna case IXP12X0_INTR_PCI: 181 1.1.2.2 gehenna /* nothing to do */ 182 1.1.2.2 gehenna break; 183 1.1.2.2 gehenna default: 184 1.1.2.2 gehenna /* nothing to do */ 185 1.1.2.2 gehenna } 186 1.1.2.2 gehenna } else { 187 1.1.2.3 gehenna pci_intr_enabled &= ~(1U << (irq - SYS_NIRQ)); 188 1.1.2.2 gehenna IXPREG(IXPPCI_IRQ_ENABLE_CLEAR) = (1U << (irq - SYS_NIRQ)); 189 1.1.2.2 gehenna } 190 1.1.2.2 gehenna } 191 1.1.2.2 gehenna 192 1.1.2.2 gehenna /* 193 1.1.2.2 gehenna * NOTE: This routine must be called with interrupts disabled in the CPSR. 194 1.1.2.2 gehenna */ 195 1.1.2.2 gehenna static void 196 1.1.2.2 gehenna ixp12x0_intr_calculate_masks(void) 197 1.1.2.2 gehenna { 198 1.1.2.2 gehenna struct intrq *iq; 199 1.1.2.2 gehenna struct intrhand *ih; 200 1.1.2.2 gehenna int irq, ipl; 201 1.1.2.2 gehenna 202 1.1.2.2 gehenna /* First, figure out which IPLs each IRQ has. */ 203 1.1.2.2 gehenna for (irq = 0; irq < NIRQ; irq++) { 204 1.1.2.2 gehenna int levels = 0; 205 1.1.2.2 gehenna iq = &intrq[irq]; 206 1.1.2.2 gehenna ixp12x0_disable_irq(irq); 207 1.1.2.2 gehenna for (ih = TAILQ_FIRST(&iq->iq_list); ih != NULL; 208 1.1.2.2 gehenna ih = TAILQ_NEXT(ih, ih_list)) 209 1.1.2.2 gehenna levels |= (1U << ih->ih_ipl); 210 1.1.2.2 gehenna iq->iq_levels = levels; 211 1.1.2.2 gehenna } 212 1.1.2.2 gehenna 213 1.1.2.2 gehenna /* Next, figure out which IRQs are used by each IPL. */ 214 1.1.2.2 gehenna for (ipl = 0; ipl < NIPL; ipl++) { 215 1.1.2.2 gehenna int irqs = 0; 216 1.1.2.2 gehenna int pci_irqs = 0; 217 1.1.2.2 gehenna for (irq = 0; irq < SYS_NIRQ; irq++) { 218 1.1.2.2 gehenna if (intrq[irq].iq_levels & (1U << ipl)) 219 1.1.2.2 gehenna irqs |= (1U << irq); 220 1.1.2.2 gehenna } 221 1.1.2.2 gehenna imask[ipl] = irqs; 222 1.1.2.2 gehenna for (irq = 0; irq < SYS_NIRQ; irq++) { 223 1.1.2.2 gehenna if (intrq[irq + SYS_NIRQ].iq_levels & (1U << ipl)) 224 1.1.2.2 gehenna pci_irqs |= (1U << irq); 225 1.1.2.2 gehenna } 226 1.1.2.2 gehenna pci_imask[ipl] = pci_irqs; 227 1.1.2.2 gehenna } 228 1.1.2.2 gehenna 229 1.1.2.2 gehenna imask[IPL_NONE] = 0; 230 1.1.2.2 gehenna pci_imask[IPL_NONE] = 0; 231 1.1.2.2 gehenna 232 1.1.2.2 gehenna /* 233 1.1.2.2 gehenna * Initialize the soft interrupt masks to block themselves. 234 1.1.2.2 gehenna */ 235 1.1.2.2 gehenna imask[IPL_SOFT] = SI_TO_IRQBIT(SI_SOFT); 236 1.1.2.2 gehenna imask[IPL_SOFTCLOCK] = SI_TO_IRQBIT(SI_SOFTCLOCK); 237 1.1.2.2 gehenna imask[IPL_SOFTNET] = SI_TO_IRQBIT(SI_SOFTNET); 238 1.1.2.2 gehenna imask[IPL_SOFTSERIAL] = SI_TO_IRQBIT(SI_SOFTSERIAL); 239 1.1.2.2 gehenna 240 1.1.2.2 gehenna /* 241 1.1.2.2 gehenna * splsoftclock() is the only interface that users of the 242 1.1.2.2 gehenna * generic software interrupt facility have to block their 243 1.1.2.2 gehenna * soft intrs, so splsoftclock() must also block IPL_SOFT. 244 1.1.2.2 gehenna */ 245 1.1.2.2 gehenna imask[IPL_SOFTCLOCK] |= imask[IPL_SOFT]; 246 1.1.2.2 gehenna pci_imask[IPL_SOFTCLOCK] |= pci_imask[IPL_SOFT]; 247 1.1.2.2 gehenna 248 1.1.2.2 gehenna /* 249 1.1.2.2 gehenna * splsoftnet() must also block splsoftclock(), since we don't 250 1.1.2.2 gehenna * want timer-driven network events to occur while we're 251 1.1.2.2 gehenna * processing incoming packets. 252 1.1.2.2 gehenna */ 253 1.1.2.2 gehenna imask[IPL_SOFTNET] |= imask[IPL_SOFTCLOCK]; 254 1.1.2.2 gehenna pci_imask[IPL_SOFTNET] |= pci_imask[IPL_SOFTCLOCK]; 255 1.1.2.2 gehenna 256 1.1.2.2 gehenna /* 257 1.1.2.2 gehenna * Enforce a heirarchy that gives "slow" device (or devices with 258 1.1.2.2 gehenna * limited input buffer space/"real-time" requirements) a better 259 1.1.2.2 gehenna * chance at not dropping data. 260 1.1.2.2 gehenna */ 261 1.1.2.2 gehenna imask[IPL_BIO] |= imask[IPL_SOFTNET]; 262 1.1.2.2 gehenna pci_imask[IPL_BIO] |= pci_imask[IPL_SOFTNET]; 263 1.1.2.2 gehenna imask[IPL_NET] |= imask[IPL_BIO]; 264 1.1.2.2 gehenna pci_imask[IPL_NET] |= pci_imask[IPL_BIO]; 265 1.1.2.2 gehenna imask[IPL_SOFTSERIAL] |= pci_imask[IPL_NET]; 266 1.1.2.2 gehenna pci_imask[IPL_SOFTSERIAL] |= pci_imask[IPL_NET]; 267 1.1.2.2 gehenna imask[IPL_TTY] |= imask[IPL_SOFTSERIAL]; 268 1.1.2.2 gehenna pci_imask[IPL_TTY] |= pci_imask[IPL_SOFTSERIAL]; 269 1.1.2.2 gehenna 270 1.1.2.2 gehenna /* 271 1.1.2.2 gehenna * splvm() blocks all interrupts that use the kernel memory 272 1.1.2.2 gehenna * allocation facilities. 273 1.1.2.2 gehenna */ 274 1.1.2.2 gehenna imask[IPL_IMP] |= imask[IPL_TTY]; 275 1.1.2.2 gehenna pci_imask[IPL_IMP] |= pci_imask[IPL_TTY]; 276 1.1.2.2 gehenna 277 1.1.2.2 gehenna /* 278 1.1.2.2 gehenna * Audio devices are not allowed to perform memory allocation 279 1.1.2.2 gehenna * in their interrupt routines, and they have fairly "real-time" 280 1.1.2.2 gehenna * requirements, so give them a high interrupt priority. 281 1.1.2.2 gehenna */ 282 1.1.2.2 gehenna imask[IPL_AUDIO] |= imask[IPL_IMP]; 283 1.1.2.2 gehenna pci_imask[IPL_AUDIO] |= pci_imask[IPL_IMP]; 284 1.1.2.2 gehenna 285 1.1.2.2 gehenna /* 286 1.1.2.2 gehenna * splclock() must block anything that uses the scheduler. 287 1.1.2.2 gehenna */ 288 1.1.2.2 gehenna imask[IPL_CLOCK] |= imask[IPL_AUDIO]; 289 1.1.2.2 gehenna pci_imask[IPL_CLOCK] |= pci_imask[IPL_AUDIO]; 290 1.1.2.2 gehenna 291 1.1.2.2 gehenna /* 292 1.1.2.2 gehenna * No separate statclock on the IQ80310. 293 1.1.2.2 gehenna */ 294 1.1.2.2 gehenna imask[IPL_STATCLOCK] |= imask[IPL_CLOCK]; 295 1.1.2.2 gehenna pci_imask[IPL_STATCLOCK] |= pci_imask[IPL_CLOCK]; 296 1.1.2.2 gehenna 297 1.1.2.2 gehenna /* 298 1.1.2.2 gehenna * splhigh() must block "everything". 299 1.1.2.2 gehenna */ 300 1.1.2.2 gehenna imask[IPL_HIGH] |= imask[IPL_STATCLOCK]; 301 1.1.2.2 gehenna pci_imask[IPL_HIGH] |= pci_imask[IPL_STATCLOCK]; 302 1.1.2.2 gehenna 303 1.1.2.2 gehenna /* 304 1.1.2.2 gehenna * XXX We need serial drivers to run at the absolute highest priority 305 1.1.2.2 gehenna * in order to avoid overruns, so serial > high. 306 1.1.2.2 gehenna */ 307 1.1.2.2 gehenna imask[IPL_SERIAL] |= imask[IPL_HIGH]; 308 1.1.2.2 gehenna pci_imask[IPL_SERIAL] |= pci_imask[IPL_HIGH]; 309 1.1.2.2 gehenna 310 1.1.2.2 gehenna /* 311 1.1.2.2 gehenna * Now compute which IRQs must be blocked when servicing any 312 1.1.2.2 gehenna * given IRQ. 313 1.1.2.2 gehenna */ 314 1.1.2.2 gehenna for (irq = 0; irq < NIRQ; irq++) { 315 1.1.2.2 gehenna int irqs; 316 1.1.2.2 gehenna int pci_irqs; 317 1.1.2.2 gehenna 318 1.1.2.2 gehenna if (irq < SYS_NIRQ) { 319 1.1.2.2 gehenna irqs = (1U << irq); 320 1.1.2.2 gehenna pci_irqs = 0; 321 1.1.2.2 gehenna } else { 322 1.1.2.2 gehenna irqs = 0; 323 1.1.2.2 gehenna pci_irqs = (1U << (irq - SYS_NIRQ)); 324 1.1.2.2 gehenna } 325 1.1.2.2 gehenna iq = &intrq[irq]; 326 1.1.2.2 gehenna if (TAILQ_FIRST(&iq->iq_list) != NULL) 327 1.1.2.2 gehenna ixp12x0_enable_irq(irq); 328 1.1.2.2 gehenna for (ih = TAILQ_FIRST(&iq->iq_list); ih != NULL; 329 1.1.2.2 gehenna ih = TAILQ_NEXT(ih, ih_list)) { 330 1.1.2.2 gehenna irqs |= imask[ih->ih_ipl]; 331 1.1.2.2 gehenna pci_irqs |= pci_imask[ih->ih_ipl]; 332 1.1.2.2 gehenna } 333 1.1.2.2 gehenna iq->iq_mask = irqs; 334 1.1.2.2 gehenna iq->iq_pci_mask = pci_irqs; 335 1.1.2.2 gehenna } 336 1.1.2.2 gehenna } 337 1.1.2.2 gehenna 338 1.1.2.2 gehenna static void 339 1.1.2.2 gehenna ixp12x0_do_pending(void) 340 1.1.2.2 gehenna { 341 1.1.2.2 gehenna static __cpu_simple_lock_t processing = __SIMPLELOCK_UNLOCKED; 342 1.1.2.2 gehenna int new; 343 1.1.2.2 gehenna u_int oldirqstate; 344 1.1.2.2 gehenna 345 1.1.2.2 gehenna if (__cpu_simple_lock_try(&processing) == 0) 346 1.1.2.2 gehenna return; 347 1.1.2.2 gehenna 348 1.1.2.2 gehenna new = current_spl_level; 349 1.1.2.2 gehenna 350 1.1.2.2 gehenna oldirqstate = disable_interrupts(I32_bit); 351 1.1.2.2 gehenna 352 1.1.2.2 gehenna #define DO_SOFTINT(si) \ 353 1.1.2.2 gehenna if ((ipending & ~imask[new]) & SI_TO_IRQBIT(si)) { \ 354 1.1.2.2 gehenna ipending &= ~SI_TO_IRQBIT(si); \ 355 1.1.2.2 gehenna current_spl_level = si_to_ipl[(si)]; \ 356 1.1.2.2 gehenna restore_interrupts(oldirqstate); \ 357 1.1.2.2 gehenna softintr_dispatch(si); \ 358 1.1.2.2 gehenna oldirqstate = disable_interrupts(I32_bit); \ 359 1.1.2.2 gehenna current_spl_level = new; \ 360 1.1.2.2 gehenna } 361 1.1.2.2 gehenna 362 1.1.2.2 gehenna DO_SOFTINT(SI_SOFTSERIAL); 363 1.1.2.2 gehenna DO_SOFTINT(SI_SOFTNET); 364 1.1.2.2 gehenna DO_SOFTINT(SI_SOFTCLOCK); 365 1.1.2.2 gehenna DO_SOFTINT(SI_SOFT); 366 1.1.2.2 gehenna 367 1.1.2.2 gehenna __cpu_simple_unlock(&processing); 368 1.1.2.2 gehenna 369 1.1.2.2 gehenna restore_interrupts(oldirqstate); 370 1.1.2.2 gehenna } 371 1.1.2.2 gehenna 372 1.1.2.2 gehenna __inline void 373 1.1.2.2 gehenna splx(int new) 374 1.1.2.2 gehenna { 375 1.1.2.2 gehenna int old; 376 1.1.2.2 gehenna u_int oldirqstate; 377 1.1.2.2 gehenna 378 1.1.2.2 gehenna if (current_spl_level == new) 379 1.1.2.2 gehenna return; 380 1.1.2.2 gehenna oldirqstate = disable_interrupts(I32_bit); 381 1.1.2.2 gehenna old = current_spl_level; 382 1.1.2.2 gehenna current_spl_level = new; 383 1.1.2.2 gehenna ixp12x0_set_intrmask(imask[new], pci_imask[new]); 384 1.1.2.2 gehenna restore_interrupts(oldirqstate); 385 1.1.2.2 gehenna 386 1.1.2.2 gehenna /* If there are software interrupts to process, do it. */ 387 1.1.2.2 gehenna if ((ipending & INT_SWMASK) & ~imask[new]) 388 1.1.2.2 gehenna ixp12x0_do_pending(); 389 1.1.2.2 gehenna } 390 1.1.2.2 gehenna 391 1.1.2.2 gehenna int 392 1.1.2.2 gehenna _splraise(int ipl) 393 1.1.2.2 gehenna { 394 1.1.2.2 gehenna int old = current_spl_level; 395 1.1.2.2 gehenna 396 1.1.2.2 gehenna if (old >= ipl) 397 1.1.2.2 gehenna return (old); 398 1.1.2.2 gehenna splx(ipl); 399 1.1.2.2 gehenna return (old); 400 1.1.2.2 gehenna } 401 1.1.2.2 gehenna 402 1.1.2.2 gehenna int 403 1.1.2.2 gehenna _spllower(int ipl) 404 1.1.2.2 gehenna { 405 1.1.2.2 gehenna int old = current_spl_level; 406 1.1.2.2 gehenna 407 1.1.2.2 gehenna if (old <= ipl) 408 1.1.2.2 gehenna return (old); 409 1.1.2.2 gehenna splx(ipl); 410 1.1.2.2 gehenna return (old); 411 1.1.2.2 gehenna } 412 1.1.2.2 gehenna 413 1.1.2.2 gehenna void 414 1.1.2.2 gehenna _setsoftintr(int si) 415 1.1.2.2 gehenna { 416 1.1.2.2 gehenna u_int oldirqstate; 417 1.1.2.2 gehenna 418 1.1.2.2 gehenna oldirqstate = disable_interrupts(I32_bit); 419 1.1.2.2 gehenna ipending |= SI_TO_IRQBIT(si); 420 1.1.2.2 gehenna restore_interrupts(oldirqstate); 421 1.1.2.2 gehenna 422 1.1.2.2 gehenna /* Process unmasked pending soft interrupts. */ 423 1.1.2.2 gehenna if ((ipending & INT_SWMASK) & ~imask[current_spl_level]) 424 1.1.2.2 gehenna ixp12x0_do_pending(); 425 1.1.2.2 gehenna } 426 1.1.2.2 gehenna 427 1.1.2.2 gehenna /* 428 1.1.2.2 gehenna * ixp12x0_intr_init: 429 1.1.2.2 gehenna * 430 1.1.2.2 gehenna * Initialize the rest of the interrupt subsystem, making it 431 1.1.2.2 gehenna * ready to handle interrupts from devices. 432 1.1.2.2 gehenna */ 433 1.1.2.2 gehenna void 434 1.1.2.2 gehenna ixp12x0_intr_init(void) 435 1.1.2.2 gehenna { 436 1.1.2.2 gehenna struct intrq *iq; 437 1.1.2.2 gehenna int i; 438 1.1.2.2 gehenna 439 1.1.2.2 gehenna intr_enabled = 0; 440 1.1.2.2 gehenna pci_intr_enabled = 0; 441 1.1.2.2 gehenna 442 1.1.2.2 gehenna for (i = 0; i < NIRQ; i++) { 443 1.1.2.2 gehenna iq = &intrq[i]; 444 1.1.2.2 gehenna TAILQ_INIT(&iq->iq_list); 445 1.1.2.2 gehenna 446 1.1.2.2 gehenna sprintf(iq->iq_name, "ipl %d", i); 447 1.1.2.2 gehenna evcnt_attach_dynamic(&iq->iq_ev, EVCNT_TYPE_INTR, 448 1.1.2.2 gehenna NULL, "ixpintr", iq->iq_name); 449 1.1.2.2 gehenna } 450 1.1.2.2 gehenna current_intr_depth = 0; 451 1.1.2.2 gehenna current_spl_level = 0; 452 1.1.2.2 gehenna 453 1.1.2.2 gehenna /* Enable IRQs (don't yet use FIQs). */ 454 1.1.2.2 gehenna enable_interrupts(I32_bit); 455 1.1.2.2 gehenna } 456 1.1.2.2 gehenna 457 1.1.2.2 gehenna void * 458 1.1.2.2 gehenna ixp12x0_intr_establish(int irq, int ipl, int (*ih_func)(void *), void *arg) 459 1.1.2.2 gehenna { 460 1.1.2.2 gehenna struct intrq* iq; 461 1.1.2.2 gehenna struct intrhand* ih; 462 1.1.2.2 gehenna u_int oldirqstate; 463 1.1.2.2 gehenna #ifdef DEBUG 464 1.1.2.2 gehenna printf("ixp12x0_intr_establish(%d, %d, %08x, %08x)\n", 465 1.1.2.2 gehenna irq, ipl, (u_int32_t) ih_func, (u_int32_t) arg); 466 1.1.2.2 gehenna #endif 467 1.1.2.2 gehenna if (irq < 0 || irq > NIRQ) 468 1.1.2.2 gehenna panic("ixp12x0_intr_establish: IRQ %d out of range", ipl); 469 1.1.2.2 gehenna if (ipl < 0 || ipl > NIPL) 470 1.1.2.2 gehenna panic("ixp12x0_intr_establish: IPL %d out of range", ipl); 471 1.1.2.2 gehenna 472 1.1.2.2 gehenna ih = malloc(sizeof(*ih), M_DEVBUF, M_NOWAIT); 473 1.1.2.2 gehenna if (ih == NULL) 474 1.1.2.2 gehenna return (NULL); 475 1.1.2.2 gehenna 476 1.1.2.2 gehenna ih->ih_func = ih_func; 477 1.1.2.2 gehenna ih->ih_arg = arg; 478 1.1.2.2 gehenna ih->ih_irq = irq; 479 1.1.2.2 gehenna ih->ih_ipl = ipl; 480 1.1.2.2 gehenna 481 1.1.2.2 gehenna iq = &intrq[irq]; 482 1.1.2.2 gehenna 483 1.1.2.2 gehenna oldirqstate = disable_interrupts(I32_bit); 484 1.1.2.2 gehenna TAILQ_INSERT_TAIL(&iq->iq_list, ih, ih_list); 485 1.1.2.2 gehenna ixp12x0_intr_calculate_masks(); 486 1.1.2.2 gehenna restore_interrupts(oldirqstate); 487 1.1.2.2 gehenna 488 1.1.2.2 gehenna return (ih); 489 1.1.2.2 gehenna } 490 1.1.2.2 gehenna 491 1.1.2.2 gehenna void 492 1.1.2.2 gehenna ixp12x0_intr_disestablish(void *cookie) 493 1.1.2.2 gehenna { 494 1.1.2.2 gehenna struct intrhand* ih = cookie; 495 1.1.2.2 gehenna struct intrq* iq = &intrq[ih->ih_ipl]; 496 1.1.2.2 gehenna u_int oldirqstate; 497 1.1.2.2 gehenna 498 1.1.2.2 gehenna oldirqstate = disable_interrupts(I32_bit); 499 1.1.2.2 gehenna TAILQ_REMOVE(&iq->iq_list, ih, ih_list); 500 1.1.2.2 gehenna ixp12x0_intr_calculate_masks(); 501 1.1.2.2 gehenna restore_interrupts(oldirqstate); 502 1.1.2.2 gehenna } 503 1.1.2.2 gehenna 504 1.1.2.2 gehenna void 505 1.1.2.2 gehenna ixp12x0_intr_dispatch(struct clockframe *frame) 506 1.1.2.2 gehenna { 507 1.1.2.2 gehenna struct intrq* iq; 508 1.1.2.2 gehenna struct intrhand* ih; 509 1.1.2.2 gehenna u_int oldirqstate; 510 1.1.2.2 gehenna int pcpl; 511 1.1.2.2 gehenna u_int32_t hwpend; 512 1.1.2.2 gehenna u_int32_t pci_hwpend; 513 1.1.2.2 gehenna int irq; 514 1.1.2.2 gehenna u_int32_t ibit; 515 1.1.2.2 gehenna 516 1.1.2.2 gehenna pcpl = current_spl_level; 517 1.1.2.2 gehenna 518 1.1.2.2 gehenna hwpend = ixp12x0_irq_read(); 519 1.1.2.2 gehenna pci_hwpend = ixp12x0_pci_irq_read(); 520 1.1.2.2 gehenna 521 1.1.2.2 gehenna while (hwpend) { 522 1.1.2.2 gehenna irq = ffs(hwpend) - 1; 523 1.1.2.2 gehenna ibit = (1U << irq); 524 1.1.2.2 gehenna 525 1.1.2.2 gehenna iq = &intrq[irq]; 526 1.1.2.2 gehenna iq->iq_ev.ev_count++; 527 1.1.2.2 gehenna uvmexp.intrs++; 528 1.1.2.2 gehenna for (ih = TAILQ_FIRST(&iq->iq_list); ih != NULL; 529 1.1.2.2 gehenna ih = TAILQ_NEXT(ih, ih_list)) { 530 1.1.2.2 gehenna int ipl; 531 1.1.2.2 gehenna current_spl_level = ipl = ih->ih_ipl; 532 1.1.2.2 gehenna ixp12x0_set_intrmask(imask[ipl] | hwpend, 533 1.1.2.2 gehenna pci_imask[ipl] | pci_hwpend); 534 1.1.2.2 gehenna oldirqstate = enable_interrupts(I32_bit); 535 1.1.2.2 gehenna (void) (*ih->ih_func)(ih->ih_arg ? ih->ih_arg : frame); 536 1.1.2.2 gehenna restore_interrupts(oldirqstate); 537 1.1.2.2 gehenna hwpend &= ~ibit; 538 1.1.2.2 gehenna } 539 1.1.2.2 gehenna } 540 1.1.2.2 gehenna while (pci_hwpend) { 541 1.1.2.2 gehenna irq = ffs(pci_hwpend) - 1; 542 1.1.2.2 gehenna ibit = (1U << irq); 543 1.1.2.2 gehenna 544 1.1.2.2 gehenna iq = &intrq[irq + SYS_NIRQ]; 545 1.1.2.2 gehenna iq->iq_ev.ev_count++; 546 1.1.2.2 gehenna uvmexp.intrs++; 547 1.1.2.2 gehenna for (ih = TAILQ_FIRST(&iq->iq_list); ih != NULL; 548 1.1.2.2 gehenna ih = TAILQ_NEXT(ih, ih_list)) { 549 1.1.2.2 gehenna int ipl; 550 1.1.2.2 gehenna 551 1.1.2.2 gehenna current_spl_level = ipl = ih->ih_ipl; 552 1.1.2.2 gehenna ixp12x0_set_intrmask(imask[ipl] | hwpend, 553 1.1.2.2 gehenna pci_imask[ipl] | pci_hwpend); 554 1.1.2.2 gehenna oldirqstate = enable_interrupts(I32_bit); 555 1.1.2.2 gehenna (void) (*ih->ih_func)(ih->ih_arg ? ih->ih_arg : frame); 556 1.1.2.2 gehenna restore_interrupts(oldirqstate); 557 1.1.2.2 gehenna pci_hwpend &= ~ibit; 558 1.1.2.2 gehenna } 559 1.1.2.2 gehenna } 560 1.1.2.2 gehenna 561 1.1.2.2 gehenna splx(pcpl); 562 1.1.2.2 gehenna 563 1.1.2.2 gehenna /* Check for pendings soft intrs. */ 564 1.1.2.2 gehenna if ((ipending & INT_SWMASK) & ~imask[pcpl]) { 565 1.1.2.2 gehenna oldirqstate = enable_interrupts(I32_bit); 566 1.1.2.2 gehenna ixp12x0_do_pending(); 567 1.1.2.2 gehenna restore_interrupts(oldirqstate); 568 1.1.2.2 gehenna } 569 1.1.2.2 gehenna } 570
Indexes created Wed Oct 29 03:09:52 GMT 2025