exynos7885.h revision 1.1.1.1
1/* $NetBSD: exynos7885.h,v 1.1.1.1 2026/01/18 05:21:29 skrll Exp $ */ 2 3/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 4/* 5 * Copyright (c) 2021 Dávid Virág 6 * 7 * Device Tree binding constants for Exynos7885 clock controller. 8 */ 9 10#ifndef _DT_BINDINGS_CLOCK_EXYNOS_7885_H 11#define _DT_BINDINGS_CLOCK_EXYNOS_7885_H 12 13/* CMU_TOP */ 14#define CLK_FOUT_SHARED0_PLL 1 15#define CLK_FOUT_SHARED1_PLL 2 16#define CLK_DOUT_SHARED0_DIV2 3 17#define CLK_DOUT_SHARED0_DIV3 4 18#define CLK_DOUT_SHARED0_DIV4 5 19#define CLK_DOUT_SHARED0_DIV5 6 20#define CLK_DOUT_SHARED1_DIV2 7 21#define CLK_DOUT_SHARED1_DIV3 8 22#define CLK_DOUT_SHARED1_DIV4 9 23#define CLK_MOUT_CORE_BUS 10 24#define CLK_MOUT_CORE_CCI 11 25#define CLK_MOUT_CORE_G3D 12 26#define CLK_DOUT_CORE_BUS 13 27#define CLK_DOUT_CORE_CCI 14 28#define CLK_DOUT_CORE_G3D 15 29#define CLK_GOUT_CORE_BUS 16 30#define CLK_GOUT_CORE_CCI 17 31#define CLK_GOUT_CORE_G3D 18 32#define CLK_MOUT_PERI_BUS 19 33#define CLK_MOUT_PERI_SPI0 20 34#define CLK_MOUT_PERI_SPI1 21 35#define CLK_MOUT_PERI_UART0 22 36#define CLK_MOUT_PERI_UART1 23 37#define CLK_MOUT_PERI_UART2 24 38#define CLK_MOUT_PERI_USI0 25 39#define CLK_MOUT_PERI_USI1 26 40#define CLK_MOUT_PERI_USI2 27 41#define CLK_DOUT_PERI_BUS 28 42#define CLK_DOUT_PERI_SPI0 29 43#define CLK_DOUT_PERI_SPI1 30 44#define CLK_DOUT_PERI_UART0 31 45#define CLK_DOUT_PERI_UART1 32 46#define CLK_DOUT_PERI_UART2 33 47#define CLK_DOUT_PERI_USI0 34 48#define CLK_DOUT_PERI_USI1 35 49#define CLK_DOUT_PERI_USI2 36 50#define CLK_GOUT_PERI_BUS 37 51#define CLK_GOUT_PERI_SPI0 38 52#define CLK_GOUT_PERI_SPI1 39 53#define CLK_GOUT_PERI_UART0 40 54#define CLK_GOUT_PERI_UART1 41 55#define CLK_GOUT_PERI_UART2 42 56#define CLK_GOUT_PERI_USI0 43 57#define CLK_GOUT_PERI_USI1 44 58#define CLK_GOUT_PERI_USI2 45 59#define CLK_MOUT_FSYS_BUS 46 60#define CLK_MOUT_FSYS_MMC_CARD 47 61#define CLK_MOUT_FSYS_MMC_EMBD 48 62#define CLK_MOUT_FSYS_MMC_SDIO 49 63#define CLK_MOUT_FSYS_USB30DRD 50 64#define CLK_DOUT_FSYS_BUS 51 65#define CLK_DOUT_FSYS_MMC_CARD 52 66#define CLK_DOUT_FSYS_MMC_EMBD 53 67#define CLK_DOUT_FSYS_MMC_SDIO 54 68#define CLK_DOUT_FSYS_USB30DRD 55 69#define CLK_GOUT_FSYS_BUS 56 70#define CLK_GOUT_FSYS_MMC_CARD 57 71#define CLK_GOUT_FSYS_MMC_EMBD 58 72#define CLK_GOUT_FSYS_MMC_SDIO 59 73#define CLK_GOUT_FSYS_USB30DRD 60 74#define CLK_MOUT_SHARED0_PLL 61 75#define CLK_MOUT_SHARED1_PLL 62 76 77/* CMU_CORE */ 78#define CLK_MOUT_CORE_BUS_USER 1 79#define CLK_MOUT_CORE_CCI_USER 2 80#define CLK_MOUT_CORE_G3D_USER 3 81#define CLK_MOUT_CORE_GIC 4 82#define CLK_DOUT_CORE_BUSP 5 83#define CLK_GOUT_CCI_ACLK 6 84#define CLK_GOUT_GIC400_CLK 7 85#define CLK_GOUT_TREX_D_CORE_ACLK 8 86#define CLK_GOUT_TREX_D_CORE_GCLK 9 87#define CLK_GOUT_TREX_D_CORE_PCLK 10 88#define CLK_GOUT_TREX_P_CORE_ACLK_P_CORE 11 89#define CLK_GOUT_TREX_P_CORE_CCLK_P_CORE 12 90#define CLK_GOUT_TREX_P_CORE_PCLK 13 91#define CLK_GOUT_TREX_P_CORE_PCLK_P_CORE 14 92 93/* CMU_PERI */ 94#define CLK_MOUT_PERI_BUS_USER 1 95#define CLK_MOUT_PERI_SPI0_USER 2 96#define CLK_MOUT_PERI_SPI1_USER 3 97#define CLK_MOUT_PERI_UART0_USER 4 98#define CLK_MOUT_PERI_UART1_USER 5 99#define CLK_MOUT_PERI_UART2_USER 6 100#define CLK_MOUT_PERI_USI0_USER 7 101#define CLK_MOUT_PERI_USI1_USER 8 102#define CLK_MOUT_PERI_USI2_USER 9 103#define CLK_GOUT_GPIO_TOP_PCLK 10 104#define CLK_GOUT_HSI2C0_PCLK 11 105#define CLK_GOUT_HSI2C1_PCLK 12 106#define CLK_GOUT_HSI2C2_PCLK 13 107#define CLK_GOUT_HSI2C3_PCLK 14 108#define CLK_GOUT_I2C0_PCLK 15 109#define CLK_GOUT_I2C1_PCLK 16 110#define CLK_GOUT_I2C2_PCLK 17 111#define CLK_GOUT_I2C3_PCLK 18 112#define CLK_GOUT_I2C4_PCLK 19 113#define CLK_GOUT_I2C5_PCLK 20 114#define CLK_GOUT_I2C6_PCLK 21 115#define CLK_GOUT_I2C7_PCLK 22 116#define CLK_GOUT_PWM_MOTOR_PCLK 23 117#define CLK_GOUT_SPI0_PCLK 24 118#define CLK_GOUT_SPI0_EXT_CLK 25 119#define CLK_GOUT_SPI1_PCLK 26 120#define CLK_GOUT_SPI1_EXT_CLK 27 121#define CLK_GOUT_UART0_EXT_UCLK 28 122#define CLK_GOUT_UART0_PCLK 29 123#define CLK_GOUT_UART1_EXT_UCLK 30 124#define CLK_GOUT_UART1_PCLK 31 125#define CLK_GOUT_UART2_EXT_UCLK 32 126#define CLK_GOUT_UART2_PCLK 33 127#define CLK_GOUT_USI0_PCLK 34 128#define CLK_GOUT_USI0_SCLK 35 129#define CLK_GOUT_USI1_PCLK 36 130#define CLK_GOUT_USI1_SCLK 37 131#define CLK_GOUT_USI2_PCLK 38 132#define CLK_GOUT_USI2_SCLK 39 133#define CLK_GOUT_MCT_PCLK 40 134#define CLK_GOUT_SYSREG_PERI_PCLK 41 135#define CLK_GOUT_WDT0_PCLK 42 136#define CLK_GOUT_WDT1_PCLK 43 137 138/* CMU_FSYS */ 139#define CLK_MOUT_FSYS_BUS_USER 1 140#define CLK_MOUT_FSYS_MMC_CARD_USER 2 141#define CLK_MOUT_FSYS_MMC_EMBD_USER 3 142#define CLK_MOUT_FSYS_MMC_SDIO_USER 4 143#define CLK_GOUT_MMC_CARD_ACLK 5 144#define CLK_GOUT_MMC_CARD_SDCLKIN 6 145#define CLK_GOUT_MMC_EMBD_ACLK 7 146#define CLK_GOUT_MMC_EMBD_SDCLKIN 8 147#define CLK_GOUT_MMC_SDIO_ACLK 9 148#define CLK_GOUT_MMC_SDIO_SDCLKIN 10 149#define CLK_MOUT_FSYS_USB30DRD_USER 11 150#define CLK_MOUT_USB_PLL 12 151#define CLK_FOUT_USB_PLL 13 152#define CLK_FSYS_USB20PHY_CLKCORE 14 153#define CLK_FSYS_USB30DRD_ACLK_20PHYCTRL 15 154#define CLK_FSYS_USB30DRD_ACLK_30PHYCTRL_0 16 155#define CLK_FSYS_USB30DRD_ACLK_30PHYCTRL_1 17 156#define CLK_FSYS_USB30DRD_BUS_CLK_EARLY 18 157#define CLK_FSYS_USB30DRD_REF_CLK 19 158 159#endif /* _DT_BINDINGS_CLOCK_EXYNOS_7885_H */ 160