qcom,gcc-sdm660.h revision 1.1.1.1 
1/*	$NetBSD: qcom,gcc-sdm660.h,v 1.1.1.1 2019/01/22 14:57:02 jmcneill Exp $	*/
2
3/* SPDX-License-Identifier: GPL-2.0 */
4/*
5 * Copyright (c) 2016-2017, The Linux Foundation. All rights reserved.
6 * Copyright (c) 2018, Craig Tatlor.
7 */
8
9#ifndef _DT_BINDINGS_CLK_MSM_GCC_660_H
10#define _DT_BINDINGS_CLK_MSM_GCC_660_H
11
12#define BLSP1_QUP1_I2C_APPS_CLK_SRC		0
13#define BLSP1_QUP1_SPI_APPS_CLK_SRC		1
14#define BLSP1_QUP2_I2C_APPS_CLK_SRC		2
15#define BLSP1_QUP2_SPI_APPS_CLK_SRC		3
16#define BLSP1_QUP3_I2C_APPS_CLK_SRC		4
17#define BLSP1_QUP3_SPI_APPS_CLK_SRC		5
18#define BLSP1_QUP4_I2C_APPS_CLK_SRC		6
19#define BLSP1_QUP4_SPI_APPS_CLK_SRC		7
20#define BLSP1_UART1_APPS_CLK_SRC		8
21#define BLSP1_UART2_APPS_CLK_SRC		9
22#define BLSP2_QUP1_I2C_APPS_CLK_SRC		10
23#define BLSP2_QUP1_SPI_APPS_CLK_SRC		11
24#define BLSP2_QUP2_I2C_APPS_CLK_SRC		12
25#define BLSP2_QUP2_SPI_APPS_CLK_SRC		13
26#define BLSP2_QUP3_I2C_APPS_CLK_SRC		14
27#define BLSP2_QUP3_SPI_APPS_CLK_SRC		15
28#define BLSP2_QUP4_I2C_APPS_CLK_SRC		16
29#define BLSP2_QUP4_SPI_APPS_CLK_SRC		17
30#define BLSP2_UART1_APPS_CLK_SRC		18
31#define BLSP2_UART2_APPS_CLK_SRC		19
32#define GCC_AGGRE2_UFS_AXI_CLK			20
33#define GCC_AGGRE2_USB3_AXI_CLK			21
34#define GCC_BIMC_GFX_CLK			22
35#define GCC_BIMC_HMSS_AXI_CLK			23
36#define GCC_BIMC_MSS_Q6_AXI_CLK			24
37#define GCC_BLSP1_AHB_CLK			25
38#define GCC_BLSP1_QUP1_I2C_APPS_CLK		26
39#define GCC_BLSP1_QUP1_SPI_APPS_CLK		27
40#define GCC_BLSP1_QUP2_I2C_APPS_CLK		28
41#define GCC_BLSP1_QUP2_SPI_APPS_CLK		29
42#define GCC_BLSP1_QUP3_I2C_APPS_CLK		30
43#define GCC_BLSP1_QUP3_SPI_APPS_CLK		31
44#define GCC_BLSP1_QUP4_I2C_APPS_CLK		32
45#define GCC_BLSP1_QUP4_SPI_APPS_CLK		33
46#define GCC_BLSP1_UART1_APPS_CLK		34
47#define GCC_BLSP1_UART2_APPS_CLK		35
48#define GCC_BLSP2_AHB_CLK			36
49#define GCC_BLSP2_QUP1_I2C_APPS_CLK		37
50#define GCC_BLSP2_QUP1_SPI_APPS_CLK		38
51#define GCC_BLSP2_QUP2_I2C_APPS_CLK		39
52#define GCC_BLSP2_QUP2_SPI_APPS_CLK		40
53#define GCC_BLSP2_QUP3_I2C_APPS_CLK		41
54#define GCC_BLSP2_QUP3_SPI_APPS_CLK		42
55#define GCC_BLSP2_QUP4_I2C_APPS_CLK		43
56#define GCC_BLSP2_QUP4_SPI_APPS_CLK		44
57#define GCC_BLSP2_UART1_APPS_CLK		45
58#define GCC_BLSP2_UART2_APPS_CLK		46
59#define GCC_BOOT_ROM_AHB_CLK			47
60#define GCC_CFG_NOC_USB2_AXI_CLK		48
61#define GCC_CFG_NOC_USB3_AXI_CLK		49
62#define GCC_DCC_AHB_CLK				50
63#define GCC_GP1_CLK				51
64#define GCC_GP2_CLK				52
65#define GCC_GP3_CLK				53
66#define GCC_GPU_BIMC_GFX_CLK			54
67#define GCC_GPU_CFG_AHB_CLK			55
68#define GCC_GPU_GPLL0_CLK			56
69#define GCC_GPU_GPLL0_DIV_CLK			57
70#define GCC_HMSS_DVM_BUS_CLK			58
71#define GCC_HMSS_RBCPR_CLK			59
72#define GCC_MMSS_GPLL0_CLK			60
73#define GCC_MMSS_GPLL0_DIV_CLK			61
74#define GCC_MMSS_NOC_CFG_AHB_CLK		62
75#define GCC_MMSS_SYS_NOC_AXI_CLK		63
76#define GCC_MSS_CFG_AHB_CLK			64
77#define GCC_MSS_GPLL0_DIV_CLK			65
78#define GCC_MSS_MNOC_BIMC_AXI_CLK		66
79#define GCC_MSS_Q6_BIMC_AXI_CLK			67
80#define GCC_MSS_SNOC_AXI_CLK			68
81#define GCC_PDM2_CLK				69
82#define GCC_PDM_AHB_CLK				70
83#define GCC_PRNG_AHB_CLK			71
84#define GCC_QSPI_AHB_CLK			72
85#define GCC_QSPI_SER_CLK			73
86#define GCC_SDCC1_AHB_CLK			74
87#define GCC_SDCC1_APPS_CLK			75
88#define GCC_SDCC1_ICE_CORE_CLK			76
89#define GCC_SDCC2_AHB_CLK			77
90#define GCC_SDCC2_APPS_CLK			78
91#define GCC_UFS_AHB_CLK				79
92#define GCC_UFS_AXI_CLK				80
93#define GCC_UFS_CLKREF_CLK			81
94#define GCC_UFS_ICE_CORE_CLK			82
95#define GCC_UFS_PHY_AUX_CLK			83
96#define GCC_UFS_RX_SYMBOL_0_CLK			84
97#define GCC_UFS_RX_SYMBOL_1_CLK			85
98#define GCC_UFS_TX_SYMBOL_0_CLK			86
99#define GCC_UFS_UNIPRO_CORE_CLK			87
100#define GCC_USB20_MASTER_CLK			88
101#define GCC_USB20_MOCK_UTMI_CLK			89
102#define GCC_USB20_SLEEP_CLK			90
103#define GCC_USB30_MASTER_CLK			91
104#define GCC_USB30_MOCK_UTMI_CLK			92
105#define GCC_USB30_SLEEP_CLK			93
106#define GCC_USB3_CLKREF_CLK			94
107#define GCC_USB3_PHY_AUX_CLK			95
108#define GCC_USB3_PHY_PIPE_CLK			96
109#define GCC_USB_PHY_CFG_AHB2PHY_CLK		97
110#define GP1_CLK_SRC				98
111#define GP2_CLK_SRC				99
112#define GP3_CLK_SRC				100
113#define GPLL0					101
114#define GPLL0_EARLY				102
115#define GPLL1					103
116#define GPLL1_EARLY				104
117#define GPLL4					105
118#define GPLL4_EARLY				106
119#define HMSS_GPLL0_CLK_SRC			107
120#define HMSS_GPLL4_CLK_SRC			108
121#define HMSS_RBCPR_CLK_SRC			109
122#define PDM2_CLK_SRC				110
123#define QSPI_SER_CLK_SRC			111
124#define SDCC1_APPS_CLK_SRC			112
125#define SDCC1_ICE_CORE_CLK_SRC			113
126#define SDCC2_APPS_CLK_SRC			114
127#define UFS_AXI_CLK_SRC				115
128#define UFS_ICE_CORE_CLK_SRC			116
129#define UFS_PHY_AUX_CLK_SRC			117
130#define UFS_UNIPRO_CORE_CLK_SRC			118
131#define USB20_MASTER_CLK_SRC			119
132#define USB20_MOCK_UTMI_CLK_SRC			120
133#define USB30_MASTER_CLK_SRC			121
134#define USB30_MOCK_UTMI_CLK_SRC			122
135#define USB3_PHY_AUX_CLK_SRC			123
136#define GPLL0_OUT_MSSCC				124
137#define GCC_UFS_AXI_HW_CTL_CLK			125
138#define GCC_UFS_ICE_CORE_HW_CTL_CLK		126
139#define GCC_UFS_PHY_AUX_HW_CTL_CLK		127
140#define GCC_UFS_UNIPRO_CORE_HW_CTL_CLK		128
141#define GCC_RX0_USB2_CLKREF_CLK			129
142#define GCC_RX1_USB2_CLKREF_CLK			130
143
144#define PCIE_0_GDSC	0
145#define UFS_GDSC	1
146#define USB_30_GDSC	2
147
148#define GCC_QUSB2PHY_PRIM_BCR		0
149#define GCC_QUSB2PHY_SEC_BCR		1
150#define GCC_UFS_BCR			2
151#define GCC_USB3_DP_PHY_BCR		3
152#define GCC_USB3_PHY_BCR		4
153#define GCC_USB3PHY_PHY_BCR		5
154#define GCC_USB_20_BCR                  6
155#define GCC_USB_30_BCR			7
156#define GCC_USB_PHY_CFG_AHB2PHY_BCR	8
157
158#endif
159