qcom,sm8550-gcc.h revision 1.1.1.1
1/* $NetBSD: qcom,sm8550-gcc.h,v 1.1.1.1 2026/01/18 05:21:37 skrll Exp $ */ 2 3/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 4/* 5 * Copyright (c) 2022, The Linux Foundation. All rights reserved. 6 * Copyright (c) 2022, Linaro Limited 7 */ 8 9#ifndef _DT_BINDINGS_CLK_QCOM_GCC_SM8550_H 10#define _DT_BINDINGS_CLK_QCOM_GCC_SM8550_H 11 12/* GCC clocks */ 13#define GCC_AGGRE_NOC_PCIE_AXI_CLK 0 14#define GCC_AGGRE_UFS_PHY_AXI_CLK 1 15#define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK 2 16#define GCC_AGGRE_USB3_PRIM_AXI_CLK 3 17#define GCC_AHB2PHY_0_CLK 4 18#define GCC_BOOT_ROM_AHB_CLK 5 19#define GCC_CAMERA_AHB_CLK 6 20#define GCC_CAMERA_HF_AXI_CLK 7 21#define GCC_CAMERA_SF_AXI_CLK 8 22#define GCC_CAMERA_XO_CLK 9 23#define GCC_CFG_NOC_PCIE_ANOC_AHB_CLK 10 24#define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 11 25#define GCC_CNOC_PCIE_SF_AXI_CLK 12 26#define GCC_DDRSS_GPU_AXI_CLK 13 27#define GCC_DDRSS_PCIE_SF_QTB_CLK 14 28#define GCC_DISP_AHB_CLK 15 29#define GCC_DISP_HF_AXI_CLK 16 30#define GCC_DISP_XO_CLK 17 31#define GCC_GP1_CLK 18 32#define GCC_GP1_CLK_SRC 19 33#define GCC_GP2_CLK 20 34#define GCC_GP2_CLK_SRC 21 35#define GCC_GP3_CLK 22 36#define GCC_GP3_CLK_SRC 23 37#define GCC_GPLL0 24 38#define GCC_GPLL0_OUT_EVEN 25 39#define GCC_GPLL4 26 40#define GCC_GPLL7 27 41#define GCC_GPLL9 28 42#define GCC_GPU_CFG_AHB_CLK 29 43#define GCC_GPU_GPLL0_CLK_SRC 30 44#define GCC_GPU_GPLL0_DIV_CLK_SRC 31 45#define GCC_GPU_MEMNOC_GFX_CLK 32 46#define GCC_GPU_SNOC_DVM_GFX_CLK 33 47#define GCC_PCIE_0_AUX_CLK 34 48#define GCC_PCIE_0_AUX_CLK_SRC 35 49#define GCC_PCIE_0_CFG_AHB_CLK 36 50#define GCC_PCIE_0_MSTR_AXI_CLK 37 51#define GCC_PCIE_0_PHY_RCHNG_CLK 38 52#define GCC_PCIE_0_PHY_RCHNG_CLK_SRC 39 53#define GCC_PCIE_0_PIPE_CLK 40 54#define GCC_PCIE_0_PIPE_CLK_SRC 41 55#define GCC_PCIE_0_SLV_AXI_CLK 42 56#define GCC_PCIE_0_SLV_Q2A_AXI_CLK 43 57#define GCC_PCIE_1_AUX_CLK 44 58#define GCC_PCIE_1_AUX_CLK_SRC 45 59#define GCC_PCIE_1_CFG_AHB_CLK 46 60#define GCC_PCIE_1_MSTR_AXI_CLK 47 61#define GCC_PCIE_1_PHY_AUX_CLK 48 62#define GCC_PCIE_1_PHY_AUX_CLK_SRC 49 63#define GCC_PCIE_1_PHY_RCHNG_CLK 50 64#define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 51 65#define GCC_PCIE_1_PIPE_CLK 52 66#define GCC_PCIE_1_PIPE_CLK_SRC 53 67#define GCC_PCIE_1_SLV_AXI_CLK 54 68#define GCC_PCIE_1_SLV_Q2A_AXI_CLK 55 69#define GCC_PDM2_CLK 56 70#define GCC_PDM2_CLK_SRC 57 71#define GCC_PDM_AHB_CLK 58 72#define GCC_PDM_XO4_CLK 59 73#define GCC_QMIP_CAMERA_NRT_AHB_CLK 60 74#define GCC_QMIP_CAMERA_RT_AHB_CLK 61 75#define GCC_QMIP_DISP_AHB_CLK 62 76#define GCC_QMIP_GPU_AHB_CLK 63 77#define GCC_QMIP_PCIE_AHB_CLK 64 78#define GCC_QMIP_VIDEO_CV_CPU_AHB_CLK 65 79#define GCC_QMIP_VIDEO_CVP_AHB_CLK 66 80#define GCC_QMIP_VIDEO_V_CPU_AHB_CLK 67 81#define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 68 82#define GCC_QUPV3_I2C_CORE_CLK 69 83#define GCC_QUPV3_I2C_S0_CLK 70 84#define GCC_QUPV3_I2C_S0_CLK_SRC 71 85#define GCC_QUPV3_I2C_S1_CLK 72 86#define GCC_QUPV3_I2C_S1_CLK_SRC 73 87#define GCC_QUPV3_I2C_S2_CLK 74 88#define GCC_QUPV3_I2C_S2_CLK_SRC 75 89#define GCC_QUPV3_I2C_S3_CLK 76 90#define GCC_QUPV3_I2C_S3_CLK_SRC 77 91#define GCC_QUPV3_I2C_S4_CLK 78 92#define GCC_QUPV3_I2C_S4_CLK_SRC 79 93#define GCC_QUPV3_I2C_S5_CLK 80 94#define GCC_QUPV3_I2C_S5_CLK_SRC 81 95#define GCC_QUPV3_I2C_S6_CLK 82 96#define GCC_QUPV3_I2C_S6_CLK_SRC 83 97#define GCC_QUPV3_I2C_S7_CLK 84 98#define GCC_QUPV3_I2C_S7_CLK_SRC 85 99#define GCC_QUPV3_I2C_S8_CLK 86 100#define GCC_QUPV3_I2C_S8_CLK_SRC 87 101#define GCC_QUPV3_I2C_S9_CLK 88 102#define GCC_QUPV3_I2C_S9_CLK_SRC 89 103#define GCC_QUPV3_I2C_S_AHB_CLK 90 104#define GCC_QUPV3_WRAP1_CORE_2X_CLK 91 105#define GCC_QUPV3_WRAP1_CORE_CLK 92 106#define GCC_QUPV3_WRAP1_S0_CLK 93 107#define GCC_QUPV3_WRAP1_S0_CLK_SRC 94 108#define GCC_QUPV3_WRAP1_S1_CLK 95 109#define GCC_QUPV3_WRAP1_S1_CLK_SRC 96 110#define GCC_QUPV3_WRAP1_S2_CLK 97 111#define GCC_QUPV3_WRAP1_S2_CLK_SRC 98 112#define GCC_QUPV3_WRAP1_S3_CLK 99 113#define GCC_QUPV3_WRAP1_S3_CLK_SRC 100 114#define GCC_QUPV3_WRAP1_S4_CLK 101 115#define GCC_QUPV3_WRAP1_S4_CLK_SRC 102 116#define GCC_QUPV3_WRAP1_S5_CLK 103 117#define GCC_QUPV3_WRAP1_S5_CLK_SRC 104 118#define GCC_QUPV3_WRAP1_S6_CLK 105 119#define GCC_QUPV3_WRAP1_S6_CLK_SRC 106 120#define GCC_QUPV3_WRAP1_S7_CLK 107 121#define GCC_QUPV3_WRAP1_S7_CLK_SRC 108 122#define GCC_QUPV3_WRAP2_CORE_2X_CLK 109 123#define GCC_QUPV3_WRAP2_CORE_CLK 110 124#define GCC_QUPV3_WRAP2_S0_CLK 111 125#define GCC_QUPV3_WRAP2_S0_CLK_SRC 112 126#define GCC_QUPV3_WRAP2_S1_CLK 113 127#define GCC_QUPV3_WRAP2_S1_CLK_SRC 114 128#define GCC_QUPV3_WRAP2_S2_CLK 115 129#define GCC_QUPV3_WRAP2_S2_CLK_SRC 116 130#define GCC_QUPV3_WRAP2_S3_CLK 117 131#define GCC_QUPV3_WRAP2_S3_CLK_SRC 118 132#define GCC_QUPV3_WRAP2_S4_CLK 119 133#define GCC_QUPV3_WRAP2_S4_CLK_SRC 120 134#define GCC_QUPV3_WRAP2_S5_CLK 121 135#define GCC_QUPV3_WRAP2_S5_CLK_SRC 122 136#define GCC_QUPV3_WRAP2_S6_CLK 123 137#define GCC_QUPV3_WRAP2_S6_CLK_SRC 124 138#define GCC_QUPV3_WRAP2_S7_CLK 125 139#define GCC_QUPV3_WRAP2_S7_CLK_SRC 126 140#define GCC_QUPV3_WRAP_1_M_AHB_CLK 127 141#define GCC_QUPV3_WRAP_1_S_AHB_CLK 128 142#define GCC_QUPV3_WRAP_2_M_AHB_CLK 129 143#define GCC_QUPV3_WRAP_2_S_AHB_CLK 130 144#define GCC_SDCC2_AHB_CLK 131 145#define GCC_SDCC2_APPS_CLK 132 146#define GCC_SDCC2_APPS_CLK_SRC 133 147#define GCC_SDCC4_AHB_CLK 134 148#define GCC_SDCC4_APPS_CLK 135 149#define GCC_SDCC4_APPS_CLK_SRC 136 150#define GCC_UFS_PHY_AHB_CLK 137 151#define GCC_UFS_PHY_AXI_CLK 138 152#define GCC_UFS_PHY_AXI_CLK_SRC 139 153#define GCC_UFS_PHY_AXI_HW_CTL_CLK 140 154#define GCC_UFS_PHY_ICE_CORE_CLK 141 155#define GCC_UFS_PHY_ICE_CORE_CLK_SRC 142 156#define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK 143 157#define GCC_UFS_PHY_PHY_AUX_CLK 144 158#define GCC_UFS_PHY_PHY_AUX_CLK_SRC 145 159#define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK 146 160#define GCC_UFS_PHY_RX_SYMBOL_0_CLK 147 161#define GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC 148 162#define GCC_UFS_PHY_RX_SYMBOL_1_CLK 149 163#define GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC 150 164#define GCC_UFS_PHY_TX_SYMBOL_0_CLK 151 165#define GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC 152 166#define GCC_UFS_PHY_UNIPRO_CORE_CLK 153 167#define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 154 168#define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK 155 169#define GCC_USB30_PRIM_MASTER_CLK 156 170#define GCC_USB30_PRIM_MASTER_CLK_SRC 157 171#define GCC_USB30_PRIM_MOCK_UTMI_CLK 158 172#define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 159 173#define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 160 174#define GCC_USB30_PRIM_SLEEP_CLK 161 175#define GCC_USB3_PRIM_PHY_AUX_CLK 162 176#define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 163 177#define GCC_USB3_PRIM_PHY_COM_AUX_CLK 164 178#define GCC_USB3_PRIM_PHY_PIPE_CLK 165 179#define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 166 180#define GCC_VIDEO_AHB_CLK 167 181#define GCC_VIDEO_AXI0_CLK 168 182#define GCC_VIDEO_AXI1_CLK 169 183#define GCC_VIDEO_XO_CLK 170 184 185/* GCC resets */ 186#define GCC_CAMERA_BCR 0 187#define GCC_DISPLAY_BCR 1 188#define GCC_GPU_BCR 2 189#define GCC_PCIE_0_BCR 3 190#define GCC_PCIE_0_LINK_DOWN_BCR 4 191#define GCC_PCIE_0_NOCSR_COM_PHY_BCR 5 192#define GCC_PCIE_0_PHY_BCR 6 193#define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 7 194#define GCC_PCIE_1_BCR 8 195#define GCC_PCIE_1_LINK_DOWN_BCR 9 196#define GCC_PCIE_1_NOCSR_COM_PHY_BCR 10 197#define GCC_PCIE_1_PHY_BCR 11 198#define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 12 199#define GCC_PCIE_PHY_BCR 13 200#define GCC_PCIE_PHY_CFG_AHB_BCR 14 201#define GCC_PCIE_PHY_COM_BCR 15 202#define GCC_PDM_BCR 16 203#define GCC_QUPV3_WRAPPER_1_BCR 17 204#define GCC_QUPV3_WRAPPER_2_BCR 18 205#define GCC_QUPV3_WRAPPER_I2C_BCR 19 206#define GCC_QUSB2PHY_PRIM_BCR 20 207#define GCC_QUSB2PHY_SEC_BCR 21 208#define GCC_SDCC2_BCR 22 209#define GCC_SDCC4_BCR 23 210#define GCC_UFS_PHY_BCR 24 211#define GCC_USB30_PRIM_BCR 25 212#define GCC_USB3_DP_PHY_PRIM_BCR 26 213#define GCC_USB3_DP_PHY_SEC_BCR 27 214#define GCC_USB3_PHY_PRIM_BCR 28 215#define GCC_USB3_PHY_SEC_BCR 29 216#define GCC_USB3PHY_PHY_PRIM_BCR 30 217#define GCC_USB3PHY_PHY_SEC_BCR 31 218#define GCC_USB_PHY_CFG_AHB2PHY_BCR 32 219#define GCC_VIDEO_AXI0_CLK_ARES 33 220#define GCC_VIDEO_AXI1_CLK_ARES 34 221#define GCC_VIDEO_BCR 35 222 223/* GCC power domains */ 224#define PCIE_0_GDSC 0 225#define PCIE_0_PHY_GDSC 1 226#define PCIE_1_GDSC 2 227#define PCIE_1_PHY_GDSC 3 228#define UFS_PHY_GDSC 4 229#define UFS_MEM_PHY_GDSC 5 230#define USB30_PRIM_GDSC 6 231#define USB3_PHY_GDSC 7 232 233#endif 234