samsung,exynosautov920.h revision 1.1.1.1 
1/*	$NetBSD: samsung,exynosautov920.h,v 1.1.1.1 2026/01/18 05:21:41 skrll Exp $	*/
2
3/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */
4/*
5 * Copyright (c) 2024 Samsung Electronics Co., Ltd.
6 * Author: Sunyeal Hong <sunyeal.hong@samsung.com>
7 *
8 * Device Tree binding constants for ExynosAuto v920 clock controller.
9 */
10
11#ifndef _DT_BINDINGS_CLOCK_EXYNOSAUTOV920_H
12#define _DT_BINDINGS_CLOCK_EXYNOSAUTOV920_H
13
14/* CMU_TOP */
15#define FOUT_SHARED0_PLL		1
16#define FOUT_SHARED1_PLL		2
17#define FOUT_SHARED2_PLL		3
18#define FOUT_SHARED3_PLL		4
19#define FOUT_SHARED4_PLL		5
20#define FOUT_SHARED5_PLL		6
21#define FOUT_MMC_PLL			7
22
23/* MUX in CMU_TOP */
24#define MOUT_SHARED0_PLL		8
25#define MOUT_SHARED1_PLL		9
26#define MOUT_SHARED2_PLL		10
27#define MOUT_SHARED3_PLL		11
28#define MOUT_SHARED4_PLL		12
29#define MOUT_SHARED5_PLL		13
30#define MOUT_MMC_PLL			14
31#define MOUT_CLKCMU_CMU_BOOST		15
32#define MOUT_CLKCMU_CMU_CMUREF		16
33#define MOUT_CLKCMU_ACC_NOC		17
34#define MOUT_CLKCMU_ACC_ORB		18
35#define MOUT_CLKCMU_APM_NOC		19
36#define MOUT_CLKCMU_AUD_CPU		20
37#define MOUT_CLKCMU_AUD_NOC		21
38#define MOUT_CLKCMU_CPUCL0_SWITCH	22
39#define MOUT_CLKCMU_CPUCL0_CLUSTER	23
40#define MOUT_CLKCMU_CPUCL0_DBG		24
41#define MOUT_CLKCMU_CPUCL1_SWITCH	25
42#define MOUT_CLKCMU_CPUCL1_CLUSTER	26
43#define MOUT_CLKCMU_CPUCL2_SWITCH	27
44#define MOUT_CLKCMU_CPUCL2_CLUSTER	28
45#define MOUT_CLKCMU_DNC_NOC		29
46#define MOUT_CLKCMU_DPTX_NOC		30
47#define MOUT_CLKCMU_DPTX_DPGTC		31
48#define MOUT_CLKCMU_DPTX_DPOSC		32
49#define MOUT_CLKCMU_DPUB_NOC		33
50#define MOUT_CLKCMU_DPUB_DSIM		34
51#define MOUT_CLKCMU_DPUF0_NOC		35
52#define MOUT_CLKCMU_DPUF1_NOC		36
53#define MOUT_CLKCMU_DPUF2_NOC		37
54#define MOUT_CLKCMU_DSP_NOC		38
55#define MOUT_CLKCMU_G3D_SWITCH		39
56#define MOUT_CLKCMU_G3D_NOCP		40
57#define MOUT_CLKCMU_GNPU_NOC		41
58#define MOUT_CLKCMU_HSI0_NOC		42
59#define MOUT_CLKCMU_HSI1_NOC		43
60#define MOUT_CLKCMU_HSI1_USBDRD		44
61#define MOUT_CLKCMU_HSI1_MMC_CARD	45
62#define MOUT_CLKCMU_HSI2_NOC		46
63#define MOUT_CLKCMU_HSI2_NOC_UFS	47
64#define MOUT_CLKCMU_HSI2_UFS_EMBD	48
65#define MOUT_CLKCMU_HSI2_ETHERNET	49
66#define MOUT_CLKCMU_ISP_NOC		50
67#define MOUT_CLKCMU_M2M_NOC		51
68#define MOUT_CLKCMU_M2M_JPEG		52
69#define MOUT_CLKCMU_MFC_MFC		53
70#define MOUT_CLKCMU_MFC_WFD		54
71#define MOUT_CLKCMU_MFD_NOC		55
72#define MOUT_CLKCMU_MIF_SWITCH		56
73#define MOUT_CLKCMU_MIF_NOCP		57
74#define MOUT_CLKCMU_MISC_NOC		58
75#define MOUT_CLKCMU_NOCL0_NOC		59
76#define MOUT_CLKCMU_NOCL1_NOC		60
77#define MOUT_CLKCMU_NOCL2_NOC		61
78#define MOUT_CLKCMU_PERIC0_NOC		62
79#define MOUT_CLKCMU_PERIC0_IP		63
80#define MOUT_CLKCMU_PERIC1_NOC		64
81#define MOUT_CLKCMU_PERIC1_IP		65
82#define MOUT_CLKCMU_SDMA_NOC		66
83#define MOUT_CLKCMU_SNW_NOC		67
84#define MOUT_CLKCMU_SSP_NOC		68
85#define MOUT_CLKCMU_TAA_NOC		69
86
87/* DIV in CMU_TOP */
88#define DOUT_SHARED0_DIV1		70
89#define DOUT_SHARED0_DIV2		71
90#define DOUT_SHARED0_DIV3		72
91#define DOUT_SHARED0_DIV4		73
92#define DOUT_SHARED1_DIV1		74
93#define DOUT_SHARED1_DIV2		75
94#define DOUT_SHARED1_DIV3		76
95#define DOUT_SHARED1_DIV4		77
96#define DOUT_SHARED2_DIV1		78
97#define DOUT_SHARED2_DIV2		79
98#define DOUT_SHARED2_DIV3		80
99#define DOUT_SHARED2_DIV4		81
100#define DOUT_SHARED3_DIV1		82
101#define DOUT_SHARED3_DIV2		83
102#define DOUT_SHARED3_DIV3		84
103#define DOUT_SHARED3_DIV4		85
104#define DOUT_SHARED4_DIV1		86
105#define DOUT_SHARED4_DIV2		87
106#define DOUT_SHARED4_DIV3		88
107#define DOUT_SHARED4_DIV4		89
108#define DOUT_SHARED5_DIV1		90
109#define DOUT_SHARED5_DIV2		91
110#define DOUT_SHARED5_DIV3		92
111#define DOUT_SHARED5_DIV4		93
112#define DOUT_CLKCMU_CMU_BOOST		94
113#define DOUT_CLKCMU_ACC_NOC		95
114#define DOUT_CLKCMU_ACC_ORB		96
115#define DOUT_CLKCMU_APM_NOC		97
116#define DOUT_CLKCMU_AUD_CPU		98
117#define DOUT_CLKCMU_AUD_NOC		99
118#define DOUT_CLKCMU_CPUCL0_SWITCH	100
119#define DOUT_CLKCMU_CPUCL0_CLUSTER	101
120#define DOUT_CLKCMU_CPUCL0_DBG		102
121#define DOUT_CLKCMU_CPUCL1_SWITCH	103
122#define DOUT_CLKCMU_CPUCL1_CLUSTER	104
123#define DOUT_CLKCMU_CPUCL2_SWITCH	105
124#define DOUT_CLKCMU_CPUCL2_CLUSTER	106
125#define DOUT_CLKCMU_DNC_NOC		107
126#define DOUT_CLKCMU_DPTX_NOC		108
127#define DOUT_CLKCMU_DPTX_DPGTC		109
128#define DOUT_CLKCMU_DPTX_DPOSC		110
129#define DOUT_CLKCMU_DPUB_NOC		111
130#define DOUT_CLKCMU_DPUB_DSIM		112
131#define DOUT_CLKCMU_DPUF0_NOC		113
132#define DOUT_CLKCMU_DPUF1_NOC		114
133#define DOUT_CLKCMU_DPUF2_NOC		115
134#define DOUT_CLKCMU_DSP_NOC		116
135#define DOUT_CLKCMU_G3D_SWITCH		117
136#define DOUT_CLKCMU_G3D_NOCP		118
137#define DOUT_CLKCMU_GNPU_NOC		119
138#define DOUT_CLKCMU_HSI0_NOC		120
139#define DOUT_CLKCMU_HSI1_NOC		121
140#define DOUT_CLKCMU_HSI1_USBDRD		122
141#define DOUT_CLKCMU_HSI1_MMC_CARD	123
142#define DOUT_CLKCMU_HSI2_NOC		124
143#define DOUT_CLKCMU_HSI2_NOC_UFS	125
144#define DOUT_CLKCMU_HSI2_UFS_EMBD	126
145#define DOUT_CLKCMU_HSI2_ETHERNET	127
146#define DOUT_CLKCMU_ISP_NOC		128
147#define DOUT_CLKCMU_M2M_NOC		129
148#define DOUT_CLKCMU_M2M_JPEG		130
149#define DOUT_CLKCMU_MFC_MFC		131
150#define DOUT_CLKCMU_MFC_WFD		132
151#define DOUT_CLKCMU_MFD_NOC		133
152#define DOUT_CLKCMU_MIF_NOCP		134
153#define DOUT_CLKCMU_MISC_NOC		135
154#define DOUT_CLKCMU_NOCL0_NOC		136
155#define DOUT_CLKCMU_NOCL1_NOC		137
156#define DOUT_CLKCMU_NOCL2_NOC		138
157#define DOUT_CLKCMU_PERIC0_NOC		139
158#define DOUT_CLKCMU_PERIC0_IP		140
159#define DOUT_CLKCMU_PERIC1_NOC		141
160#define DOUT_CLKCMU_PERIC1_IP		142
161#define DOUT_CLKCMU_SDMA_NOC		143
162#define DOUT_CLKCMU_SNW_NOC		144
163#define DOUT_CLKCMU_SSP_NOC		145
164#define DOUT_CLKCMU_TAA_NOC		146
165
166/* CMU_PERIC0 */
167#define CLK_MOUT_PERIC0_IP_USER		1
168#define CLK_MOUT_PERIC0_NOC_USER	2
169#define CLK_MOUT_PERIC0_USI00_USI	3
170#define CLK_MOUT_PERIC0_USI01_USI	4
171#define CLK_MOUT_PERIC0_USI02_USI	5
172#define CLK_MOUT_PERIC0_USI03_USI	6
173#define CLK_MOUT_PERIC0_USI04_USI	7
174#define CLK_MOUT_PERIC0_USI05_USI	8
175#define CLK_MOUT_PERIC0_USI06_USI	9
176#define CLK_MOUT_PERIC0_USI07_USI	10
177#define CLK_MOUT_PERIC0_USI08_USI	11
178#define CLK_MOUT_PERIC0_USI_I2C		12
179#define CLK_MOUT_PERIC0_I3C		13
180
181#define CLK_DOUT_PERIC0_USI00_USI	14
182#define CLK_DOUT_PERIC0_USI01_USI	15
183#define CLK_DOUT_PERIC0_USI02_USI	16
184#define CLK_DOUT_PERIC0_USI03_USI	17
185#define CLK_DOUT_PERIC0_USI04_USI	18
186#define CLK_DOUT_PERIC0_USI05_USI	19
187#define CLK_DOUT_PERIC0_USI06_USI	20
188#define CLK_DOUT_PERIC0_USI07_USI	21
189#define CLK_DOUT_PERIC0_USI08_USI	22
190#define CLK_DOUT_PERIC0_USI_I2C		23
191#define CLK_DOUT_PERIC0_I3C		24
192
193#endif /* _DT_BINDINGS_CLOCK_EXYNOSAUTOV920_H */
194