unwind_registers.S revision 1.15.4.2
1 1.15.4.2 tls //===------------------------- unwind_registers.S -------------------------===// 2 1.15.4.2 tls // 3 1.15.4.2 tls // The LLVM Compiler Infrastructure 4 1.15.4.2 tls // 5 1.15.4.2 tls // This file is dual licensed under the MIT and the University of Illinois Open 6 1.15.4.2 tls // Source Licenses. See LICENSE.TXT for details. 7 1.15.4.2 tls // 8 1.15.4.2 tls // 9 1.15.4.2 tls // Abstracts accessing local vs remote address spaces. 10 1.15.4.2 tls // 11 1.15.4.2 tls //===----------------------------------------------------------------------===// 12 1.15.4.2 tls #include <machine/asm.h> 13 1.15.4.2 tls 14 1.15.4.2 tls #ifdef __i386__ 15 1.15.4.2 tls .hidden _ZN7_Unwind13Registers_x86C1Ev 16 1.15.4.2 tls ENTRY(_ZN7_Unwind13Registers_x86C1Ev) 17 1.15.4.2 tls pushl %eax 18 1.15.4.2 tls movl 8(%esp), %eax /* Load this */ 19 1.15.4.2 tls /* Save all registers except EAX, EIP and ESP */ 20 1.15.4.2 tls /* Skip ECX */ 21 1.15.4.2 tls /* Skip EDX */ 22 1.15.4.2 tls movl %ebx, 12(%eax) 23 1.15.4.2 tls movl %ebp, 20(%eax) 24 1.15.4.2 tls movl %esi, 24(%eax) 25 1.15.4.2 tls movl %edi, 28(%eax) 26 1.15.4.2 tls 27 1.15.4.2 tls leal 8(%esp), %edx /* Compute ESP from the call site */ 28 1.15.4.2 tls movl %edx, 16(%eax) /* ...and store it as ESP */ 29 1.15.4.2 tls movl 4(%esp), %edx /* Load return address */ 30 1.15.4.2 tls movl %edx, 32(%eax) /* ...and store it as EIP */ 31 1.15.4.2 tls popl %edx /* Take old EAX from stack */ 32 1.15.4.2 tls movl %edx, 0(%eax) /* ...and store it */ // XXX skip 33 1.15.4.2 tls ret 34 1.15.4.2 tls 35 1.15.4.2 tls .hidden _ZNK7_Unwind13Registers_x866jumptoEv 36 1.15.4.2 tls ENTRY(_ZNK7_Unwind13Registers_x866jumptoEv) 37 1.15.4.2 tls movl 4(%esp), %eax /* Load this */ 38 1.15.4.2 tls movl 16(%eax), %edx /* Load new stack pointer */ 39 1.15.4.2 tls subl $4, %edx /* Reserve space on new stack for EIP */ 40 1.15.4.2 tls movl 32(%eax), %ebx /* Load new EIP */ 41 1.15.4.2 tls movl %ebx, 0(%edx) /* ...and save it on the new stack */ 42 1.15.4.2 tls pushl %edx /* Save new stack pointer on old stack */ 43 1.15.4.2 tls /* New stack is prepared, now restore all registers except ESP */ 44 1.15.4.2 tls /* EAX is the index register and must be restored last */ 45 1.15.4.2 tls movl 4(%eax), %ecx 46 1.15.4.2 tls movl 8(%eax), %edx 47 1.15.4.2 tls movl 12(%eax), %ebx 48 1.15.4.2 tls movl 20(%eax), %ebp 49 1.15.4.2 tls /* 16 is ESP */ 50 1.15.4.2 tls movl 24(%eax), %esi 51 1.15.4.2 tls movl 28(%eax), %edi 52 1.15.4.2 tls movl 0(%eax), %eax 53 1.15.4.2 tls /* Now load new stack pointer pushed on the old stack earlier */ 54 1.15.4.2 tls popl %esp 55 1.15.4.2 tls /* Return address is already on the new stack. */ 56 1.15.4.2 tls ret 57 1.15.4.2 tls #endif 58 1.15.4.2 tls 59 1.15.4.2 tls #ifdef __x86_64 60 1.15.4.2 tls .hidden _ZN7_Unwind16Registers_x86_64C1Ev 61 1.15.4.2 tls ENTRY(_ZN7_Unwind16Registers_x86_64C1Ev) 62 1.15.4.2 tls /* RDI == this */ 63 1.15.4.2 tls /* Skip RAX */ 64 1.15.4.2 tls /* Skip RDX */ 65 1.15.4.2 tls /* Skip RCX */ 66 1.15.4.2 tls movq %rbx, 24(%rdi) 67 1.15.4.2 tls /* Skip RSI */ 68 1.15.4.2 tls /* Skip RDI */ 69 1.15.4.2 tls movq %rbp, 48(%rdi) 70 1.15.4.2 tls leaq 8(%rsp), %rax 71 1.15.4.2 tls movq %rax, 56(%rdi) 72 1.15.4.2 tls /* Skip R8 */ 73 1.15.4.2 tls /* Skip R9 */ 74 1.15.4.2 tls /* Skip R10 */ 75 1.15.4.2 tls /* Skip R11 */ 76 1.15.4.2 tls movq %r12, 96(%rdi) 77 1.15.4.2 tls movq %r13, 104(%rdi) 78 1.15.4.2 tls movq %r14, 112(%rdi) 79 1.15.4.2 tls movq %r15, 120(%rdi) 80 1.15.4.2 tls movq (%rsp), %rax 81 1.15.4.2 tls movq %rax, 128(%rdi) 82 1.15.4.2 tls ret 83 1.15.4.2 tls 84 1.15.4.2 tls .hidden _ZNK7_Unwind16Registers_x86_646jumptoEv 85 1.15.4.2 tls ENTRY(_ZNK7_Unwind16Registers_x86_646jumptoEv) 86 1.15.4.2 tls /* RDI == this */ 87 1.15.4.2 tls movq 56(%rdi), %rax 88 1.15.4.2 tls subq $8, %rax /* Reserve space on new stack for RIP */ 89 1.15.4.2 tls movq 128(%rdi), %rbx /* Load new RIP */ 90 1.15.4.2 tls movq %rbx, 0(%rax) /* ...and save it on the new stack */ 91 1.15.4.2 tls pushq %rax /* Save new stack pointer on old stack */ 92 1.15.4.2 tls /* New stack is prepared, now restore all registers */ 93 1.15.4.2 tls movq 0(%rdi), %rax 94 1.15.4.2 tls movq 8(%rdi), %rdx 95 1.15.4.2 tls movq 16(%rdi), %rcx 96 1.15.4.2 tls movq 24(%rdi), %rbx 97 1.15.4.2 tls movq 32(%rdi), %rsi 98 1.15.4.2 tls /* RDI restored later as it is still used as index register */ 99 1.15.4.2 tls movq 48(%rdi), %rbp 100 1.15.4.2 tls /* RSP is restored later */ 101 1.15.4.2 tls movq 64(%rdi), %r8 102 1.15.4.2 tls movq 72(%rdi), %r9 103 1.15.4.2 tls movq 80(%rdi), %r10 104 1.15.4.2 tls movq 88(%rdi), %r11 105 1.15.4.2 tls movq 96(%rdi), %r12 106 1.15.4.2 tls movq 104(%rdi), %r13 107 1.15.4.2 tls movq 112(%rdi), %r14 108 1.15.4.2 tls movq 120(%rdi), %r15 109 1.15.4.2 tls movq 40(%rdi), %rdi 110 1.15.4.2 tls /* Now load new stack pointer pushed on the old stack earlier */ 111 1.15.4.2 tls popq %rsp 112 1.15.4.2 tls /* Return address is already on the new stack. */ 113 1.15.4.2 tls ret 114 1.15.4.2 tls #endif 115 1.15.4.2 tls 116 1.15.4.2 tls #ifdef __powerpc__ 117 1.15.4.2 tls .hidden _ZN7_Unwind15Registers_ppc32C1Ev 118 1.15.4.2 tls ENTRY(_ZN7_Unwind15Registers_ppc32C1Ev) 119 1.15.4.2 tls /* TODO: skip non-callee-safe registers */ 120 1.15.4.2 tls stw %r0, 0(%r3) 121 1.15.4.2 tls stw %r1, 4(%r3) 122 1.15.4.2 tls stw %r2, 8(%r3) 123 1.15.4.2 tls stw %r3, 12(%r3) 124 1.15.4.2 tls stw %r4, 16(%r3) 125 1.15.4.2 tls stw %r5, 20(%r3) 126 1.15.4.2 tls stw %r6, 24(%r3) 127 1.15.4.2 tls stw %r7, 28(%r3) 128 1.15.4.2 tls stw %r8, 32(%r3) 129 1.15.4.2 tls stw %r9, 36(%r3) 130 1.15.4.2 tls stw %r10, 40(%r3) 131 1.15.4.2 tls stw %r11, 44(%r3) 132 1.15.4.2 tls stw %r12, 48(%r3) 133 1.15.4.2 tls stw %r13, 52(%r3) 134 1.15.4.2 tls stw %r14, 56(%r3) 135 1.15.4.2 tls stw %r15, 60(%r3) 136 1.15.4.2 tls stw %r16, 64(%r3) 137 1.15.4.2 tls stw %r17, 68(%r3) 138 1.15.4.2 tls stw %r18, 72(%r3) 139 1.15.4.2 tls stw %r19, 76(%r3) 140 1.15.4.2 tls stw %r20, 80(%r3) 141 1.15.4.2 tls stw %r21, 84(%r3) 142 1.15.4.2 tls stw %r22, 88(%r3) 143 1.15.4.2 tls stw %r23, 92(%r3) 144 1.15.4.2 tls stw %r24, 96(%r3) 145 1.15.4.2 tls stw %r25,100(%r3) 146 1.15.4.2 tls stw %r26,104(%r3) 147 1.15.4.2 tls stw %r27,108(%r3) 148 1.15.4.2 tls stw %r28,112(%r3) 149 1.15.4.2 tls stw %r29,116(%r3) 150 1.15.4.2 tls stw %r30,120(%r3) 151 1.15.4.2 tls stw %r31,124(%r3) 152 1.15.4.2 tls mflr %r0 153 1.15.4.2 tls stw %r0, 136(%r3) /* SRR0 */ 154 1.15.4.2 tls mfcr %r0 155 1.15.4.2 tls stw %r0, 132(%r3) /* CR */ 156 1.15.4.2 tls 157 1.15.4.2 tls stfd %f0, 144(%r3) 158 1.15.4.2 tls stfd %f1, 152(%r3) 159 1.15.4.2 tls stfd %f2, 160(%r3) 160 1.15.4.2 tls stfd %f3, 168(%r3) 161 1.15.4.2 tls stfd %f4, 176(%r3) 162 1.15.4.2 tls stfd %f5, 184(%r3) 163 1.15.4.2 tls stfd %f6, 192(%r3) 164 1.15.4.2 tls stfd %f7, 200(%r3) 165 1.15.4.2 tls stfd %f8, 208(%r3) 166 1.15.4.2 tls stfd %f9, 216(%r3) 167 1.15.4.2 tls stfd %f10, 224(%r3) 168 1.15.4.2 tls stfd %f11, 232(%r3) 169 1.15.4.2 tls stfd %f12, 240(%r3) 170 1.15.4.2 tls stfd %f13, 248(%r3) 171 1.15.4.2 tls stfd %f14, 256(%r3) 172 1.15.4.2 tls stfd %f15, 264(%r3) 173 1.15.4.2 tls stfd %f16, 272(%r3) 174 1.15.4.2 tls stfd %f17, 280(%r3) 175 1.15.4.2 tls stfd %f18, 288(%r3) 176 1.15.4.2 tls stfd %f19, 296(%r3) 177 1.15.4.2 tls stfd %f20, 304(%r3) 178 1.15.4.2 tls stfd %f21, 312(%r3) 179 1.15.4.2 tls stfd %f22, 320(%r3) 180 1.15.4.2 tls stfd %f23, 328(%r3) 181 1.15.4.2 tls stfd %f24, 336(%r3) 182 1.15.4.2 tls stfd %f25, 344(%r3) 183 1.15.4.2 tls stfd %f26, 352(%r3) 184 1.15.4.2 tls stfd %f27, 360(%r3) 185 1.15.4.2 tls stfd %f28, 368(%r3) 186 1.15.4.2 tls stfd %f29, 376(%r3) 187 1.15.4.2 tls stfd %f30, 384(%r3) 188 1.15.4.2 tls stfd %f31, 392(%r3) 189 1.15.4.2 tls 190 1.15.4.2 tls /* LR is undefined */ 191 1.15.4.2 tls blr 192 1.15.4.2 tls 193 1.15.4.2 tls .hidden _ZNK7_Unwind15Registers_ppc326jumptoEv 194 1.15.4.2 tls ENTRY(_ZNK7_Unwind15Registers_ppc326jumptoEv) 195 1.15.4.2 tls lfd %f0, 144(%r3) 196 1.15.4.2 tls lfd %f1, 152(%r3) 197 1.15.4.2 tls lfd %f2, 160(%r3) 198 1.15.4.2 tls lfd %f3, 168(%r3) 199 1.15.4.2 tls lfd %f4, 176(%r3) 200 1.15.4.2 tls lfd %f5, 184(%r3) 201 1.15.4.2 tls lfd %f6, 192(%r3) 202 1.15.4.2 tls lfd %f7, 200(%r3) 203 1.15.4.2 tls lfd %f8, 208(%r3) 204 1.15.4.2 tls lfd %f9, 216(%r3) 205 1.15.4.2 tls lfd %f10, 224(%r3) 206 1.15.4.2 tls lfd %f11, 232(%r3) 207 1.15.4.2 tls lfd %f12, 240(%r3) 208 1.15.4.2 tls lfd %f13, 248(%r3) 209 1.15.4.2 tls lfd %f14, 256(%r3) 210 1.15.4.2 tls lfd %f15, 264(%r3) 211 1.15.4.2 tls lfd %f16, 272(%r3) 212 1.15.4.2 tls lfd %f17, 280(%r3) 213 1.15.4.2 tls lfd %f18, 288(%r3) 214 1.15.4.2 tls lfd %f19, 296(%r3) 215 1.15.4.2 tls lfd %f20, 304(%r3) 216 1.15.4.2 tls lfd %f21, 312(%r3) 217 1.15.4.2 tls lfd %f22, 320(%r3) 218 1.15.4.2 tls lfd %f23, 328(%r3) 219 1.15.4.2 tls lfd %f24, 336(%r3) 220 1.15.4.2 tls lfd %f25, 344(%r3) 221 1.15.4.2 tls lfd %f26, 352(%r3) 222 1.15.4.2 tls lfd %f27, 360(%r3) 223 1.15.4.2 tls lfd %f28, 368(%r3) 224 1.15.4.2 tls lfd %f29, 376(%r3) 225 1.15.4.2 tls lfd %f30, 384(%r3) 226 1.15.4.2 tls lfd %f31, 392(%r3) 227 1.15.4.2 tls 228 1.15.4.2 tls lwz %r2, 8(%r3) 229 1.15.4.2 tls /* skip r3 for now */ 230 1.15.4.2 tls lwz %r4, 16(%r3) 231 1.15.4.2 tls lwz %r5, 20(%r3) 232 1.15.4.2 tls lwz %r6, 24(%r3) 233 1.15.4.2 tls lwz %r7, 28(%r3) 234 1.15.4.2 tls lwz %r8, 32(%r3) 235 1.15.4.2 tls lwz %r9, 36(%r3) 236 1.15.4.2 tls lwz %r10, 40(%r3) 237 1.15.4.2 tls lwz %r11, 44(%r3) 238 1.15.4.2 tls lwz %r12, 48(%r3) 239 1.15.4.2 tls lwz %r13, 52(%r3) 240 1.15.4.2 tls lwz %r14, 56(%r3) 241 1.15.4.2 tls lwz %r15, 60(%r3) 242 1.15.4.2 tls lwz %r16, 64(%r3) 243 1.15.4.2 tls lwz %r17, 68(%r3) 244 1.15.4.2 tls lwz %r18, 72(%r3) 245 1.15.4.2 tls lwz %r19, 76(%r3) 246 1.15.4.2 tls lwz %r20, 80(%r3) 247 1.15.4.2 tls lwz %r21, 84(%r3) 248 1.15.4.2 tls lwz %r22, 88(%r3) 249 1.15.4.2 tls lwz %r23, 92(%r3) 250 1.15.4.2 tls lwz %r24, 96(%r3) 251 1.15.4.2 tls lwz %r25,100(%r3) 252 1.15.4.2 tls lwz %r26,104(%r3) 253 1.15.4.2 tls lwz %r27,108(%r3) 254 1.15.4.2 tls lwz %r28,112(%r3) 255 1.15.4.2 tls lwz %r29,116(%r3) 256 1.15.4.2 tls lwz %r30,120(%r3) 257 1.15.4.2 tls lwz %r31,124(%r3) 258 1.15.4.2 tls 259 1.15.4.2 tls lwz %r0, 128(%r3) /* LR */ 260 1.15.4.2 tls mtlr %r0 261 1.15.4.2 tls lwz %r0, 132(%r3) /* CR */ 262 1.15.4.2 tls mtcr %r0 263 1.15.4.2 tls lwz %r0, 136(%r3) /* SRR0 */ 264 1.15.4.2 tls mtctr %r0 265 1.15.4.2 tls 266 1.15.4.2 tls lwz %r0, 0(%r3) /* do r0 now */ 267 1.15.4.2 tls lwz %r1, 4(%r3) /* do sp now */ 268 1.15.4.2 tls lwz %r3, 12(%r3) /* do r3 last */ 269 1.15.4.2 tls bctr 270 1.15.4.2 tls #endif 271 1.15.4.2 tls 272 1.15.4.2 tls #ifdef __aarch64__ 273 1.15.4.2 tls .hidden _ZN7_Unwind17Registers_aarch64C1Ev 274 1.15.4.2 tls ENTRY(_ZN7_Unwind17Registers_aarch64C1Ev) 275 1.15.4.2 tls stp x0, x1, [x0] 276 1.15.4.2 tls add x0, x0, #16 277 1.15.4.2 tls stp x2, x3, [x0], #16 278 1.15.4.2 tls stp x4, x5, [x0], #16 279 1.15.4.2 tls stp x6, x7, [x0], #16 280 1.15.4.2 tls stp x8, x9, [x0], #16 281 1.15.4.2 tls stp x10, x11, [x0], #16 282 1.15.4.2 tls stp x12, x13, [x0], #16 283 1.15.4.2 tls stp x14, x15, [x0], #16 284 1.15.4.2 tls stp x16, x17, [x0], #16 285 1.15.4.2 tls stp x18, x19, [x0], #16 286 1.15.4.2 tls stp x20, x22, [x0], #16 287 1.15.4.2 tls stp x22, x24, [x0], #16 288 1.15.4.2 tls stp x24, x26, [x0], #16 289 1.15.4.2 tls stp x26, x27, [x0], #16 290 1.15.4.2 tls stp x28, x29, [x0], #16 291 1.15.4.2 tls mov x1, sp 292 1.15.4.2 tls stp x30, x1, [x0], #16 293 1.15.4.2 tls 294 1.15.4.2 tls add x0, x0, #8 295 1.15.4.2 tls str xzr, [x0], #8 296 1.15.4.2 tls 297 1.15.4.2 tls stp q0, q1, [x0], #64 298 1.15.4.2 tls stp q2, q3, [x0], #64 299 1.15.4.2 tls stp q4, q5, [x0], #64 300 1.15.4.2 tls stp q6, q7, [x0], #64 301 1.15.4.2 tls stp q8, q9, [x0], #64 302 1.15.4.2 tls stp q10, q11, [x0], #64 303 1.15.4.2 tls stp q12, q13, [x0], #64 304 1.15.4.2 tls stp q14, q15, [x0], #64 305 1.15.4.2 tls stp q16, q17, [x0], #64 306 1.15.4.2 tls stp q18, q19, [x0], #64 307 1.15.4.2 tls stp q20, q21, [x0], #64 308 1.15.4.2 tls stp q22, q23, [x0], #64 309 1.15.4.2 tls stp q24, q25, [x0], #64 310 1.15.4.2 tls stp q26, q27, [x0], #64 311 1.15.4.2 tls stp q28, q29, [x0], #64 312 1.15.4.2 tls stp q30, q31, [x0], #64 313 1.15.4.2 tls 314 1.15.4.2 tls ret 315 1.15.4.2 tls END(_ZN7_Unwind17Registers_aarch64C1Ev) 316 1.15.4.2 tls 317 1.15.4.2 tls .hidden _ZNK7_Unwind17Registers_aarch646jumptoEv 318 1.15.4.2 tls ENTRY(_ZNK7_Unwind17Registers_aarch646jumptoEv) 319 1.15.4.2 tls ldp x2, x3, [x0, #16] 320 1.15.4.2 tls ldp x4, x6, [x0, #32] 321 1.15.4.2 tls ldp x6, x7, [x0, #48] 322 1.15.4.2 tls ldp x8, x9, [x0, #64] 323 1.15.4.2 tls ldp x10, x11, [x0, #80] 324 1.15.4.2 tls ldp x12, x13, [x0, #96] 325 1.15.4.2 tls ldp x14, x16, [x0, #112] 326 1.15.4.2 tls ldp x16, x17, [x0, #128] 327 1.15.4.2 tls ldp x18, x19, [x0, #144] 328 1.15.4.2 tls ldp x20, x21, [x0, #160] 329 1.15.4.2 tls ldp x22, x23, [x0, #176] 330 1.15.4.2 tls ldp x24, x26, [x0, #192] 331 1.15.4.2 tls ldp x26, x27, [x0, #208] 332 1.15.4.2 tls ldp x28, x29, [x0, #224] 333 1.15.4.2 tls ldp x30, x1, [x0, #240] 334 1.15.4.2 tls mov sp, x1 335 1.15.4.2 tls 336 1.15.4.2 tls ldp x0, x1, [x0, #0] 337 1.15.4.2 tls ret 338 1.15.4.2 tls END(_ZNK7_Unwind17Registers_aarch646jumptoEv) 339 1.15.4.2 tls #endif /* __aarch64__ */ 340 1.15.4.2 tls 341 1.15.4.2 tls #if defined(__arm__) 342 1.15.4.2 tls .fpu vfpv3 343 1.15.4.2 tls .hidden _ZN7_Unwind15Registers_arm32C1Ev 344 1.15.4.2 tls ENTRY(_ZN7_Unwind15Registers_arm32C1Ev) 345 1.15.4.2 tls stmia r0, {r0-r14} 346 1.15.4.2 tls str lr, [r0, #60] /* PC */ 347 1.15.4.2 tls mrs r1, cpsr 348 1.15.4.2 tls str r1, [r0, #64] /* CPSR */ 349 1.15.4.2 tls mov r1, #0 350 1.15.4.2 tls str r1, [r0, #68] 351 1.15.4.2 tls RET 352 1.15.4.2 tls END(_ZN7_Unwind15Registers_arm32C1Ev) 353 1.15.4.2 tls 354 1.15.4.2 tls .hidden _ZN7_Unwind15Registers_arm328lazyVFP1Ev 355 1.15.4.2 tls ENTRY(_ZN7_Unwind15Registers_arm328lazyVFP1Ev) 356 1.15.4.2 tls add r0, #72 357 1.15.4.2 tls vstmia r0, {d0-d15} 358 1.15.4.2 tls RET 359 1.15.4.2 tls END(_ZN7_Unwind15Registers_arm328lazyVFP1Ev) 360 1.15.4.2 tls 361 1.15.4.2 tls .hidden _ZN7_Unwind15Registers_arm328lazyVFP3Ev 362 1.15.4.2 tls ENTRY(_ZN7_Unwind15Registers_arm328lazyVFP3Ev) 363 1.15.4.2 tls add r0, #200 364 1.15.4.2 tls vstmia r0, {d16-d31} 365 1.15.4.2 tls RET 366 1.15.4.2 tls END(_ZN7_Unwind15Registers_arm328lazyVFP3Ev) 367 1.15.4.2 tls 368 1.15.4.2 tls .hidden _ZNK7_Unwind15Registers_arm326jumptoEv 369 1.15.4.2 tls ENTRY(_ZNK7_Unwind15Registers_arm326jumptoEv) 370 1.15.4.2 tls ldrb r1, [r0, #68] 371 1.15.4.2 tls tst r1, #1 372 1.15.4.2 tls beq .Lnovfp1 373 1.15.4.2 tls add r2, r0, #72 374 1.15.4.2 tls vldmia r2, {d0-d15} 375 1.15.4.2 tls .Lnovfp1: 376 1.15.4.2 tls tst r1, #2 377 1.15.4.2 tls beq .Lnovfp3 378 1.15.4.2 tls add r2, r0, #200 379 1.15.4.2 tls vldmia r2, {d16-d31} 380 1.15.4.2 tls .Lnovfp3: 381 1.15.4.2 tls ldr r1, [r0, #64] 382 1.15.4.2 tls msr cpsr_sxc, r1 383 1.15.4.2 tls ldmia r0, {r0-r15} 384 1.15.4.2 tls END(_ZNK7_Unwind15Registers_arm326jumptoEv) 385 1.15.4.2 tls #endif 386 1.15.4.2 tls 387 1.15.4.2 tls #if defined(__vax__) 388 1.15.4.2 tls .hidden _ZN7_Unwind13Registers_vaxC1Ev 389 1.15.4.2 tls ENTRY(_ZN7_Unwind13Registers_vaxC1Ev, R0) 390 1.15.4.2 tls subl2 $4, %sp 391 1.15.4.2 tls movl 4(%ap), %r0 392 1.15.4.2 tls movl %r1, 4(%r0) 393 1.15.4.2 tls movl %r2, 8(%r0) 394 1.15.4.2 tls movl %r3, 12(%r0) 395 1.15.4.2 tls movl %r4, 16(%r0) 396 1.15.4.2 tls movl %r5, 20(%r0) 397 1.15.4.2 tls movl %r6, 24(%r0) 398 1.15.4.2 tls movl %r7, 28(%r0) 399 1.15.4.2 tls movl %r8, 32(%r0) 400 1.15.4.2 tls movl %r9, 36(%r0) 401 1.15.4.2 tls movl %r10, 40(%r0) 402 1.15.4.2 tls movl %r11, 44(%r0) 403 1.15.4.2 tls movl 8(%fp), 48(%r0) 404 1.15.4.2 tls movl 12(%fp), 52(%r0) 405 1.15.4.2 tls addl3 $36, %sp, 56(%r0) 406 1.15.4.2 tls /* Return PC */ 407 1.15.4.2 tls movl 16(%fp), 60(%r0) 408 1.15.4.2 tls /* Load saved value of r0 as r1 */ 409 1.15.4.2 tls movl 20(%fp), 0(%r0) 410 1.15.4.2 tls /* Saved PSW */ 411 1.15.4.2 tls movl 4(%fp), 64(%r0) 412 1.15.4.2 tls ret 413 1.15.4.2 tls END(_ZN7_Unwind13Registers_vaxC1Ev) 414 1.15.4.2 tls 415 1.15.4.2 tls .hidden _ZNK7_Unwind13Registers_vax6jumptoEv 416 1.15.4.2 tls ENTRY(_ZNK7_Unwind13Registers_vax6jumptoEv, 0) 417 1.15.4.2 tls subl2 $4, %sp 418 1.15.4.2 tls movl 4(%ap), %r0 419 1.15.4.2 tls movl 4(%r0), %r1 420 1.15.4.2 tls movl 8(%r0), %r2 421 1.15.4.2 tls movl 12(%r0), %r3 422 1.15.4.2 tls movl 16(%r0), %r4 423 1.15.4.2 tls movl 20(%r0), %r5 424 1.15.4.2 tls movl 24(%r0), %r6 425 1.15.4.2 tls movl 28(%r0), %r7 426 1.15.4.2 tls movl 32(%r0), %r8 427 1.15.4.2 tls movl 36(%r0), %r9 428 1.15.4.2 tls movl 40(%r0), %r10 429 1.15.4.2 tls movl 44(%r0), %r11 430 1.15.4.2 tls movl 48(%r0), %r12 431 1.15.4.2 tls movl 52(%r0), %r13 432 1.15.4.2 tls movl 56(%r0), %r14 433 1.15.4.2 tls movl 60(%r0), -(%sp) 434 1.15.4.2 tls movl 0(%r0), %r0 435 1.15.4.2 tls /* XXX restore PSW */ 436 1.15.4.2 tls rsb 437 1.15.4.2 tls END(_ZNK7_Unwind13Registers_vax6jumptoEv) 438 1.15.4.2 tls #endif 439 1.15.4.2 tls 440 1.15.4.2 tls #if defined(__m68k__) 441 1.15.4.2 tls ENTRY(_ZN7_Unwind14Registers_M68KC1Ev) 442 1.15.4.2 tls move.l 4(%sp), %a0 443 1.15.4.2 tls movem.l %d0-%d7/%a0-%a7, (%a0) 444 1.15.4.2 tls fmovem %fp0-%fp7, 72(%a0) 445 1.15.4.2 tls move.l 0(%sp), %a1 446 1.15.4.2 tls move.l %a1, 64(%a0) 447 1.15.4.2 tls addq.l #4, 60(%a0) 448 1.15.4.2 tls rts 449 1.15.4.2 tls END(_ZN7_Unwind14Registers_M68KC1Ev) 450 1.15.4.2 tls 451 1.15.4.2 tls ENTRY(_ZNK7_Unwind14Registers_M68K6jumptoEv) 452 1.15.4.2 tls move.l 4(%sp), %a0 453 1.15.4.2 tls subq.l #4, 60(%a0) 454 1.15.4.2 tls move.l 64(%a0), %a1 455 1.15.4.2 tls move.l 60(%a0), %a2 456 1.15.4.2 tls move.l %a1, (%a2) 457 1.15.4.2 tls fmovem 72(%a0), %fp0-%fp7 458 1.15.4.2 tls movem.l (%a0), %d0-%d7/%a0-%a7 459 1.15.4.2 tls rts 460 1.15.4.2 tls END(_ZNK7_Unwind14Registers_M68K6jumptoEv) 461 1.15.4.2 tls #endif 462 1.15.4.2 tls 463 1.15.4.2 tls #if defined(__sh3__) 464 1.15.4.2 tls .hidden _ZN7_Unwind13Registers_SH3C1Ev 465 1.15.4.2 tls ENTRY(_ZN7_Unwind13Registers_SH3C1Ev) 466 1.15.4.2 tls add #64, r4 467 1.15.4.2 tls mov.l r8, @-r15 468 1.15.4.2 tls sts.l pr, @-r15 469 1.15.4.2 tls mov.l @r15+, r8 470 1.15.4.2 tls mov.l r8, @r4 471 1.15.4.2 tls mov.l @r15+, r8 472 1.15.4.2 tls 473 1.15.4.2 tls mov.l r15, @-r4 474 1.15.4.2 tls mov.l r14, @-r4 475 1.15.4.2 tls mov.l r13, @-r4 476 1.15.4.2 tls mov.l r12, @-r4 477 1.15.4.2 tls mov.l r11, @-r4 478 1.15.4.2 tls mov.l r10, @-r4 479 1.15.4.2 tls mov.l r9, @-r4 480 1.15.4.2 tls mov.l r8, @-r4 481 1.15.4.2 tls mov.l r7, @-r4 482 1.15.4.2 tls mov.l r6, @-r4 483 1.15.4.2 tls mov.l r5, @-r4 484 1.15.4.2 tls add #-4, r4 485 1.15.4.2 tls mov.l r3, @-r4 486 1.15.4.2 tls mov.l r2, @-r4 487 1.15.4.2 tls mov.l r1, @-r4 488 1.15.4.2 tls mov.l r0, @-r4 489 1.15.4.2 tls rts 490 1.15.4.2 tls mov.l r4, @(16,r4) 491 1.15.4.2 tls SET_ENTRY_SIZE(_ZN7_Unwind13Registers_SH3C1Ev) 492 1.15.4.2 tls 493 1.15.4.2 tls .hidden _ZNK7_Unwind13Registers_SH36jumptoEv 494 1.15.4.2 tls ENTRY(_ZNK7_Unwind13Registers_SH36jumptoEv) 495 1.15.4.2 tls mov r4, r0 496 1.15.4.2 tls add #4, r0 497 1.15.4.2 tls mov.l @r0+, r1 498 1.15.4.2 tls mov.l @r0+, r2 499 1.15.4.2 tls mov.l @r0+, r3 500 1.15.4.2 tls mov.l @r0+, r4 501 1.15.4.2 tls mov.l @r0+, r5 502 1.15.4.2 tls mov.l @r0+, r6 503 1.15.4.2 tls mov.l @r0+, r7 504 1.15.4.2 tls mov.l @r0+, r8 505 1.15.4.2 tls mov.l @r0+, r9 506 1.15.4.2 tls mov.l @r0+, r10 507 1.15.4.2 tls mov.l @r0+, r11 508 1.15.4.2 tls mov.l @r0+, r12 509 1.15.4.2 tls mov.l @r0+, r13 510 1.15.4.2 tls mov.l @(12, r0), r14 511 1.15.4.2 tls lds r14, pr 512 1.15.4.2 tls mov.l @r0+, r14 513 1.15.4.2 tls mov.l @r0+, r15 514 1.15.4.2 tls mov.l @r0, r0 515 1.15.4.2 tls jmp @r0 516 1.15.4.2 tls nop 517 1.15.4.2 tls SET_ENTRY_SIZE(_ZNK7_Unwind13Registers_SH36jumptoEv) 518 1.15.4.2 tls #endif 519 1.15.4.2 tls 520 1.15.4.2 tls #if defined(__sparc64__) 521 1.15.4.2 tls #include <machine/trap.h> 522 1.15.4.2 tls .register %g2, #ignore 523 1.15.4.2 tls .register %g3, #ignore 524 1.15.4.2 tls .register %g6, #ignore 525 1.15.4.2 tls .register %g7, #ignore 526 1.15.4.2 tls .hidden _ZN7_Unwind17Registers_SPARC64C1Ev 527 1.15.4.2 tls ENTRY(_ZN7_Unwind17Registers_SPARC64C1Ev) 528 1.15.4.2 tls t ST_FLUSHWIN 529 1.15.4.2 tls stx %g0, [%o0 + 0] 530 1.15.4.2 tls stx %g1, [%o0 + 8] 531 1.15.4.2 tls stx %g2, [%o0 + 16] 532 1.15.4.2 tls stx %g3, [%o0 + 24] 533 1.15.4.2 tls stx %g4, [%o0 + 32] 534 1.15.4.2 tls stx %g5, [%o0 + 40] 535 1.15.4.2 tls stx %g6, [%o0 + 48] 536 1.15.4.2 tls stx %g7, [%o0 + 56] 537 1.15.4.2 tls stx %o0, [%o0 + 64] 538 1.15.4.2 tls stx %o1, [%o0 + 72] 539 1.15.4.2 tls stx %o2, [%o0 + 80] 540 1.15.4.2 tls stx %o3, [%o0 + 88] 541 1.15.4.2 tls stx %o4, [%o0 + 96] 542 1.15.4.2 tls stx %o5, [%o0 + 104] 543 1.15.4.2 tls stx %o6, [%o0 + 112] 544 1.15.4.2 tls stx %o7, [%o0 + 120] 545 1.15.4.2 tls stx %l0, [%o0 + 128] 546 1.15.4.2 tls stx %l1, [%o0 + 136] 547 1.15.4.2 tls stx %l2, [%o0 + 144] 548 1.15.4.2 tls stx %l3, [%o0 + 152] 549 1.15.4.2 tls stx %l4, [%o0 + 160] 550 1.15.4.2 tls stx %l5, [%o0 + 168] 551 1.15.4.2 tls stx %l6, [%o0 + 176] 552 1.15.4.2 tls stx %l7, [%o0 + 184] 553 1.15.4.2 tls stx %i0, [%o0 + 192] 554 1.15.4.2 tls stx %i1, [%o0 + 200] 555 1.15.4.2 tls stx %i2, [%o0 + 208] 556 1.15.4.2 tls stx %i3, [%o0 + 216] 557 1.15.4.2 tls stx %i4, [%o0 + 224] 558 1.15.4.2 tls stx %i5, [%o0 + 232] 559 1.15.4.2 tls stx %i6, [%o0 + 240] 560 1.15.4.2 tls stx %i7, [%o0 + 248] 561 1.15.4.2 tls add %o7, 8, %g1 562 1.15.4.2 tls retl 563 1.15.4.2 tls stx %g1, [%o0 + 256] 564 1.15.4.2 tls END(_ZN7_Unwind17Registers_SPARC64C1Ev) 565 1.15.4.2 tls 566 1.15.4.2 tls .hidden _ZNK7_Unwind17Registers_SPARC646jumptoEv 567 1.15.4.2 tls ENTRY(_ZNK7_Unwind17Registers_SPARC646jumptoEv) 568 1.15.4.2 tls t ST_FLUSHWIN 569 1.15.4.2 tls ldx [%o0 + 0], %g0 570 1.15.4.2 tls ldx [%o0 + 8], %g1 571 1.15.4.2 tls ldx [%o0 + 16], %g2 572 1.15.4.2 tls ldx [%o0 + 24], %g3 573 1.15.4.2 tls ldx [%o0 + 32], %g4 574 1.15.4.2 tls ldx [%o0 + 40], %g5 575 1.15.4.2 tls ldx [%o0 + 48], %g6 576 1.15.4.2 tls ldx [%o0 + 56], %g7 577 1.15.4.2 tls ldx [%o0 + 72], %o1 578 1.15.4.2 tls ldx [%o0 + 80], %o2 579 1.15.4.2 tls ldx [%o0 + 88], %o3 580 1.15.4.2 tls ldx [%o0 + 96], %o4 581 1.15.4.2 tls ldx [%o0 + 104], %o5 582 1.15.4.2 tls ldx [%o0 + 112], %g1 583 1.15.4.2 tls sub %g1, 2047, %o6 584 1.15.4.2 tls ldx [%o0 + 120], %o7 585 1.15.4.2 tls ldx [%o0 + 128], %l0 586 1.15.4.2 tls ldx [%o0 + 136], %l1 587 1.15.4.2 tls ldx [%o0 + 144], %l2 588 1.15.4.2 tls ldx [%o0 + 152], %l3 589 1.15.4.2 tls ldx [%o0 + 160], %l4 590 1.15.4.2 tls ldx [%o0 + 168], %l5 591 1.15.4.2 tls ldx [%o0 + 176], %l6 592 1.15.4.2 tls ldx [%o0 + 184], %l7 593 1.15.4.2 tls ldx [%o0 + 192], %i0 594 1.15.4.2 tls ldx [%o0 + 200], %i1 595 1.15.4.2 tls ldx [%o0 + 208], %i2 596 1.15.4.2 tls ldx [%o0 + 216], %i3 597 1.15.4.2 tls ldx [%o0 + 224], %i4 598 1.15.4.2 tls ldx [%o0 + 232], %i5 599 1.15.4.2 tls ldx [%o0 + 240], %i6 600 1.15.4.2 tls ldx [%o0 + 248], %i7 601 1.15.4.2 tls ldx [%o0 + 256], %g1 602 1.15.4.2 tls jmpl %g1, %g0 603 1.15.4.2 tls ldx [%o0 + 64], %o0 604 1.15.4.2 tls END(_ZNK7_Unwind17Registers_SPARC646jumptoEv) 605 1.15.4.2 tls #elif defined(__sparc__) 606 1.15.4.2 tls #include <machine/trap.h> 607 1.15.4.2 tls 608 1.15.4.2 tls .hidden _ZN7_Unwind15Registers_SPARCC1Ev 609 1.15.4.2 tls ENTRY(_ZN7_Unwind15Registers_SPARCC1Ev) 610 1.15.4.2 tls t ST_FLUSHWIN 611 1.15.4.2 tls st %g0, [%o0 + 0] 612 1.15.4.2 tls st %g1, [%o0 + 4] 613 1.15.4.2 tls st %g2, [%o0 + 8] 614 1.15.4.2 tls st %g3, [%o0 + 12] 615 1.15.4.2 tls st %g4, [%o0 + 16] 616 1.15.4.2 tls st %g5, [%o0 + 20] 617 1.15.4.2 tls st %g6, [%o0 + 24] 618 1.15.4.2 tls st %g7, [%o0 + 28] 619 1.15.4.2 tls st %o0, [%o0 + 32] 620 1.15.4.2 tls st %o1, [%o0 + 36] 621 1.15.4.2 tls st %o2, [%o0 + 40] 622 1.15.4.2 tls st %o3, [%o0 + 44] 623 1.15.4.2 tls st %o4, [%o0 + 48] 624 1.15.4.2 tls st %o5, [%o0 + 52] 625 1.15.4.2 tls st %o6, [%o0 + 56] 626 1.15.4.2 tls st %o7, [%o0 + 60] 627 1.15.4.2 tls st %l0, [%o0 + 64] 628 1.15.4.2 tls st %l1, [%o0 + 68] 629 1.15.4.2 tls st %l2, [%o0 + 72] 630 1.15.4.2 tls st %l3, [%o0 + 76] 631 1.15.4.2 tls st %l4, [%o0 + 80] 632 1.15.4.2 tls st %l5, [%o0 + 84] 633 1.15.4.2 tls st %l6, [%o0 + 88] 634 1.15.4.2 tls st %l7, [%o0 + 92] 635 1.15.4.2 tls st %i0, [%o0 + 96] 636 1.15.4.2 tls st %i1, [%o0 + 100] 637 1.15.4.2 tls st %i2, [%o0 + 104] 638 1.15.4.2 tls st %i3, [%o0 + 108] 639 1.15.4.2 tls st %i4, [%o0 + 112] 640 1.15.4.2 tls st %i5, [%o0 + 116] 641 1.15.4.2 tls st %i6, [%o0 + 120] 642 1.15.4.2 tls st %i7, [%o0 + 124 ] 643 1.15.4.2 tls add %o7, 8, %g1 644 1.15.4.2 tls retl 645 1.15.4.2 tls st %g1, [%o0 + 128] 646 1.15.4.2 tls END(_ZN7_Unwind15Registers_SPARCC1Ev) 647 1.15.4.2 tls 648 1.15.4.2 tls .hidden _ZNK7_Unwind15Registers_SPARC6jumptoEv 649 1.15.4.2 tls ENTRY(_ZNK7_Unwind15Registers_SPARC6jumptoEv) 650 1.15.4.2 tls t ST_FLUSHWIN 651 1.15.4.2 tls ld [%o0 + 0], %g0 652 1.15.4.2 tls ld [%o0 + 4], %g1 653 1.15.4.2 tls ld [%o0 + 8], %g2 654 1.15.4.2 tls ld [%o0 + 12], %g3 655 1.15.4.2 tls ld [%o0 + 16], %g4 656 1.15.4.2 tls ld [%o0 + 20], %g5 657 1.15.4.2 tls ld [%o0 + 24], %g6 658 1.15.4.2 tls ld [%o0 + 28], %g7 659 1.15.4.2 tls ld [%o0 + 36], %o1 660 1.15.4.2 tls ld [%o0 + 40], %o2 661 1.15.4.2 tls ld [%o0 + 44], %o3 662 1.15.4.2 tls ld [%o0 + 48], %o4 663 1.15.4.2 tls ld [%o0 + 52], %o5 664 1.15.4.2 tls ld [%o0 + 56], %o6 665 1.15.4.2 tls ld [%o0 + 60], %o7 666 1.15.4.2 tls ld [%o0 + 64], %l0 667 1.15.4.2 tls ld [%o0 + 68], %l1 668 1.15.4.2 tls ld [%o0 + 72], %l2 669 1.15.4.2 tls ld [%o0 + 76], %l3 670 1.15.4.2 tls ld [%o0 + 80], %l4 671 1.15.4.2 tls ld [%o0 + 84], %l5 672 1.15.4.2 tls ld [%o0 + 88], %l6 673 1.15.4.2 tls ld [%o0 + 92], %l7 674 1.15.4.2 tls ld [%o0 + 96], %i0 675 1.15.4.2 tls ld [%o0 + 100], %i1 676 1.15.4.2 tls ld [%o0 + 104], %i2 677 1.15.4.2 tls ld [%o0 + 108], %i3 678 1.15.4.2 tls ld [%o0 + 112], %i4 679 1.15.4.2 tls ld [%o0 + 116], %i5 680 1.15.4.2 tls ld [%o0 + 120], %i6 681 1.15.4.2 tls ld [%o0 + 124], %i7 682 1.15.4.2 tls ld [%o0 + 128], %g1 683 1.15.4.2 tls jmpl %g1, %g0 684 1.15.4.2 tls ld [%o0 + 32], %o0 685 1.15.4.2 tls END(_ZNK7_Unwind15Registers_SPARC6jumptoEv) 686 1.15.4.2 tls #endif 687 1.15.4.2 tls 688 1.15.4.2 tls #if defined(__alpha__) 689 1.15.4.2 tls .set nomacro 690 1.15.4.2 tls .set noat 691 1.15.4.2 tls .hidden _ZN7_Unwind15Registers_AlphaC1Ev 692 1.15.4.2 tls LEAF_NOPROFILE(_ZN7_Unwind15Registers_AlphaC1Ev, 1) 693 1.15.4.2 tls stq $0, 0($16) 694 1.15.4.2 tls stq $1, 8($16) 695 1.15.4.2 tls stq $2, 16($16) 696 1.15.4.2 tls stq $3, 24($16) 697 1.15.4.2 tls stq $4, 32($16) 698 1.15.4.2 tls stq $5, 40($16) 699 1.15.4.2 tls stq $6, 48($16) 700 1.15.4.2 tls stq $7, 56($16) 701 1.15.4.2 tls stq $8, 64($16) 702 1.15.4.2 tls stq $9, 72($16) 703 1.15.4.2 tls stq $10, 80($16) 704 1.15.4.2 tls stq $11, 88($16) 705 1.15.4.2 tls stq $12, 96($16) 706 1.15.4.2 tls stq $13, 104($16) 707 1.15.4.2 tls stq $14, 112($16) 708 1.15.4.2 tls stq $15, 120($16) 709 1.15.4.2 tls stq $16, 128($16) 710 1.15.4.2 tls stq $17, 136($16) 711 1.15.4.2 tls stq $18, 144($16) 712 1.15.4.2 tls stq $19, 152($16) 713 1.15.4.2 tls stq $20, 160($16) 714 1.15.4.2 tls stq $21, 168($16) 715 1.15.4.2 tls stq $22, 176($16) 716 1.15.4.2 tls stq $23, 184($16) 717 1.15.4.2 tls stq $24, 192($16) 718 1.15.4.2 tls stq $25, 200($16) 719 1.15.4.2 tls stq $26, 208($16) 720 1.15.4.2 tls stq $27, 216($16) 721 1.15.4.2 tls stq $28, 224($16) 722 1.15.4.2 tls stq $29, 232($16) 723 1.15.4.2 tls stq $30, 240($16) 724 1.15.4.2 tls stq $26, 248($16) 725 1.15.4.2 tls 726 1.15.4.2 tls stt $f0, 256($16) 727 1.15.4.2 tls stt $f1, 264($16) 728 1.15.4.2 tls stt $f2, 272($16) 729 1.15.4.2 tls stt $f3, 280($16) 730 1.15.4.2 tls stt $f4, 288($16) 731 1.15.4.2 tls stt $f5, 296($16) 732 1.15.4.2 tls stt $f6, 304($16) 733 1.15.4.2 tls stt $f7, 312($16) 734 1.15.4.2 tls stt $f8, 320($16) 735 1.15.4.2 tls stt $f9, 328($16) 736 1.15.4.2 tls stt $f10, 336($16) 737 1.15.4.2 tls stt $f11, 344($16) 738 1.15.4.2 tls stt $f12, 352($16) 739 1.15.4.2 tls stt $f13, 360($16) 740 1.15.4.2 tls stt $f14, 368($16) 741 1.15.4.2 tls stt $f15, 376($16) 742 1.15.4.2 tls stt $f16, 384($16) 743 1.15.4.2 tls stt $f17, 392($16) 744 1.15.4.2 tls stt $f18, 400($16) 745 1.15.4.2 tls stt $f19, 408($16) 746 1.15.4.2 tls stt $f20, 416($16) 747 1.15.4.2 tls stt $f21, 424($16) 748 1.15.4.2 tls stt $f22, 432($16) 749 1.15.4.2 tls stt $f23, 440($16) 750 1.15.4.2 tls stt $f24, 448($16) 751 1.15.4.2 tls stt $f25, 456($16) 752 1.15.4.2 tls stt $f26, 464($16) 753 1.15.4.2 tls stt $f27, 472($16) 754 1.15.4.2 tls stt $f28, 480($16) 755 1.15.4.2 tls stt $f29, 488($16) 756 1.15.4.2 tls stt $f30, 496($16) 757 1.15.4.2 tls ret $31, ($26), 1 758 1.15.4.2 tls END(_ZN7_Unwind15Registers_AlphaC1Ev) 759 1.15.4.2 tls 760 1.15.4.2 tls .set nomacro 761 1.15.4.2 tls .set noat 762 1.15.4.2 tls .hidden _ZNK7_Unwind15Registers_Alpha6jumptoEv 763 1.15.4.2 tls LEAF_NOPROFILE(_ZNK7_Unwind15Registers_Alpha6jumptoEv, 1) 764 1.15.4.2 tls ldq $0, 0($16) 765 1.15.4.2 tls ldq $1, 8($16) 766 1.15.4.2 tls ldq $2, 16($16) 767 1.15.4.2 tls ldq $3, 24($16) 768 1.15.4.2 tls ldq $4, 32($16) 769 1.15.4.2 tls ldq $5, 40($16) 770 1.15.4.2 tls ldq $6, 48($16) 771 1.15.4.2 tls ldq $7, 56($16) 772 1.15.4.2 tls ldq $8, 64($16) 773 1.15.4.2 tls ldq $9, 72($16) 774 1.15.4.2 tls ldq $10, 80($16) 775 1.15.4.2 tls ldq $11, 88($16) 776 1.15.4.2 tls ldq $12, 96($16) 777 1.15.4.2 tls ldq $13, 104($16) 778 1.15.4.2 tls ldq $14, 112($16) 779 1.15.4.2 tls ldq $15, 120($16) 780 1.15.4.2 tls ldq $17, 136($16) 781 1.15.4.2 tls ldq $18, 144($16) 782 1.15.4.2 tls ldq $19, 152($16) 783 1.15.4.2 tls ldq $20, 160($16) 784 1.15.4.2 tls ldq $21, 168($16) 785 1.15.4.2 tls ldq $22, 176($16) 786 1.15.4.2 tls ldq $23, 184($16) 787 1.15.4.2 tls ldq $24, 192($16) 788 1.15.4.2 tls ldq $25, 200($16) 789 1.15.4.2 tls ldq $27, 216($16) 790 1.15.4.2 tls ldq $28, 224($16) 791 1.15.4.2 tls ldq $29, 232($16) 792 1.15.4.2 tls ldq $30, 240($16) 793 1.15.4.2 tls ldq $26, 248($16) 794 1.15.4.2 tls 795 1.15.4.2 tls ldt $f0, 256($16) 796 1.15.4.2 tls ldt $f1, 264($16) 797 1.15.4.2 tls ldt $f2, 272($16) 798 1.15.4.2 tls ldt $f3, 280($16) 799 1.15.4.2 tls ldt $f4, 288($16) 800 1.15.4.2 tls ldt $f5, 296($16) 801 1.15.4.2 tls ldt $f6, 304($16) 802 1.15.4.2 tls ldt $f7, 312($16) 803 1.15.4.2 tls ldt $f8, 320($16) 804 1.15.4.2 tls ldt $f9, 328($16) 805 1.15.4.2 tls ldt $f10, 336($16) 806 1.15.4.2 tls ldt $f11, 344($16) 807 1.15.4.2 tls ldt $f12, 352($16) 808 1.15.4.2 tls ldt $f13, 360($16) 809 1.15.4.2 tls ldt $f14, 368($16) 810 1.15.4.2 tls ldt $f15, 376($16) 811 1.15.4.2 tls ldt $f16, 384($16) 812 1.15.4.2 tls ldt $f17, 392($16) 813 1.15.4.2 tls ldt $f18, 400($16) 814 1.15.4.2 tls ldt $f19, 408($16) 815 1.15.4.2 tls ldt $f20, 416($16) 816 1.15.4.2 tls ldt $f21, 424($16) 817 1.15.4.2 tls ldt $f22, 432($16) 818 1.15.4.2 tls ldt $f23, 440($16) 819 1.15.4.2 tls ldt $f24, 448($16) 820 1.15.4.2 tls ldt $f25, 456($16) 821 1.15.4.2 tls ldt $f26, 464($16) 822 1.15.4.2 tls ldt $f27, 472($16) 823 1.15.4.2 tls ldt $f28, 480($16) 824 1.15.4.2 tls ldt $f29, 488($16) 825 1.15.4.2 tls ldt $f30, 496($16) 826 1.15.4.2 tls ldq $16, 128($16) 827 1.15.4.2 tls ret $31, ($26), 1 828 1.15.4.2 tls END(_ZNK7_Unwind15Registers_Alpha6jumptoEv) 829 1.15.4.2 tls #endif 830 1.15.4.2 tls 831 1.15.4.2 tls #if defined(__mips_n64) || defined(__mips_n32) 832 1.15.4.2 tls .set noat 833 1.15.4.2 tls LEAF(_ZN7_Unwind16Registers_MIPS64C1Ev) 834 1.15.4.2 tls #if 0 835 1.15.4.2 tls FP_S $f0, 256($4) 836 1.15.4.2 tls FP_S $f1, 264($4) 837 1.15.4.2 tls FP_S $f2, 272($4) 838 1.15.4.2 tls FP_S $f3, 280($4) 839 1.15.4.2 tls FP_S $f4, 288($4) 840 1.15.4.2 tls FP_S $f5, 296($4) 841 1.15.4.2 tls FP_S $f6, 304($4) 842 1.15.4.2 tls FP_S $f7, 312($4) 843 1.15.4.2 tls FP_S $f8, 320($4) 844 1.15.4.2 tls FP_S $f9, 328($4) 845 1.15.4.2 tls FP_S $f10, 336($4) 846 1.15.4.2 tls FP_S $f11, 344($4) 847 1.15.4.2 tls FP_S $f12, 352($4) 848 1.15.4.2 tls FP_S $f13, 360($4) 849 1.15.4.2 tls FP_S $f14, 368($4) 850 1.15.4.2 tls FP_S $f15, 376($4) 851 1.15.4.2 tls FP_S $f16, 384($4) 852 1.15.4.2 tls FP_S $f17, 392($4) 853 1.15.4.2 tls FP_S $f18, 400($4) 854 1.15.4.2 tls FP_S $f19, 408($4) 855 1.15.4.2 tls FP_S $f20, 416($4) 856 1.15.4.2 tls FP_S $f21, 424($4) 857 1.15.4.2 tls FP_S $f22, 432($4) 858 1.15.4.2 tls FP_S $f23, 440($4) 859 1.15.4.2 tls FP_S $f24, 448($4) 860 1.15.4.2 tls FP_S $f25, 456($4) 861 1.15.4.2 tls FP_S $f26, 464($4) 862 1.15.4.2 tls FP_S $f27, 472($4) 863 1.15.4.2 tls FP_S $f28, 480($4) 864 1.15.4.2 tls FP_S $f29, 488($4) 865 1.15.4.2 tls FP_S $f30, 496($4) 866 1.15.4.2 tls FP_S $f31, 504($4) 867 1.15.4.2 tls #endif 868 1.15.4.2 tls sd $31, 0($4) 869 1.15.4.2 tls sd $1, 4($4) 870 1.15.4.2 tls sd $2, 8($4) 871 1.15.4.2 tls sd $3, 12($4) 872 1.15.4.2 tls sd $4, 16($4) 873 1.15.4.2 tls sd $5, 20($4) 874 1.15.4.2 tls sd $6, 24($4) 875 1.15.4.2 tls sd $7, 28($4) 876 1.15.4.2 tls sd $8, 32($4) 877 1.15.4.2 tls sd $9, 36($4) 878 1.15.4.2 tls sd $10, 40($4) 879 1.15.4.2 tls sd $11, 44($4) 880 1.15.4.2 tls sd $12, 48($4) 881 1.15.4.2 tls sd $13, 52($4) 882 1.15.4.2 tls sd $14, 56($4) 883 1.15.4.2 tls sd $15, 60($4) 884 1.15.4.2 tls sd $16, 64($4) 885 1.15.4.2 tls sd $17, 68($4) 886 1.15.4.2 tls sd $18, 72($4) 887 1.15.4.2 tls sd $19, 76($4) 888 1.15.4.2 tls sd $20, 80($4) 889 1.15.4.2 tls sd $21, 84($4) 890 1.15.4.2 tls sd $22, 88($4) 891 1.15.4.2 tls sd $23, 92($4) 892 1.15.4.2 tls sd $24, 96($4) 893 1.15.4.2 tls sd $25, 100($4) 894 1.15.4.2 tls sd $26, 104($4) 895 1.15.4.2 tls sd $27, 108($4) 896 1.15.4.2 tls sd $28, 112($4) 897 1.15.4.2 tls sd $29, 116($4) 898 1.15.4.2 tls sd $30, 120($4) 899 1.15.4.2 tls sd $31, 124($4) 900 1.15.4.2 tls jr $31 901 1.15.4.2 tls nop 902 1.15.4.2 tls END(_ZN7_Unwind16Registers_MIPS64C1Ev) 903 1.15.4.2 tls 904 1.15.4.2 tls LEAF(_ZNK7_Unwind16Registers_MIPS646jumptoEv) 905 1.15.4.2 tls #if 0 906 1.15.4.2 tls FP_L $f0, 256($4) 907 1.15.4.2 tls FP_L $f1, 264($4) 908 1.15.4.2 tls FP_L $f2, 272($4) 909 1.15.4.2 tls FP_L $f3, 280($4) 910 1.15.4.2 tls FP_L $f4, 288($4) 911 1.15.4.2 tls FP_L $f5, 296($4) 912 1.15.4.2 tls FP_L $f6, 304($4) 913 1.15.4.2 tls FP_L $f7, 312($4) 914 1.15.4.2 tls FP_L $f8, 320($4) 915 1.15.4.2 tls FP_L $f9, 328($4) 916 1.15.4.2 tls FP_L $f10, 336($4) 917 1.15.4.2 tls FP_L $f11, 344($4) 918 1.15.4.2 tls FP_L $f12, 352($4) 919 1.15.4.2 tls FP_L $f13, 360($4) 920 1.15.4.2 tls FP_L $f14, 368($4) 921 1.15.4.2 tls FP_L $f15, 376($4) 922 1.15.4.2 tls FP_L $f16, 384($4) 923 1.15.4.2 tls FP_L $f17, 392($4) 924 1.15.4.2 tls FP_L $f18, 400($4) 925 1.15.4.2 tls FP_L $f19, 408($4) 926 1.15.4.2 tls FP_L $f20, 416($4) 927 1.15.4.2 tls FP_L $f21, 424($4) 928 1.15.4.2 tls FP_L $f22, 432($4) 929 1.15.4.2 tls FP_L $f23, 440($4) 930 1.15.4.2 tls FP_L $f24, 448($4) 931 1.15.4.2 tls FP_L $f25, 456($4) 932 1.15.4.2 tls FP_L $f26, 464($4) 933 1.15.4.2 tls FP_L $f27, 472($4) 934 1.15.4.2 tls FP_L $f28, 480($4) 935 1.15.4.2 tls FP_L $f29, 488($4) 936 1.15.4.2 tls FP_L $f30, 496($4) 937 1.15.4.2 tls FP_L $f31, 504($4) 938 1.15.4.2 tls #endif 939 1.15.4.2 tls 940 1.15.4.2 tls ld $31, 0($4) 941 1.15.4.2 tls ld $1, 8($4) 942 1.15.4.2 tls ld $2, 16($4) 943 1.15.4.2 tls ld $3, 24($4) 944 1.15.4.2 tls ld $5, 40($4) 945 1.15.4.2 tls ld $6, 48($4) 946 1.15.4.2 tls ld $7, 56($4) 947 1.15.4.2 tls ld $8, 64($4) 948 1.15.4.2 tls ld $9, 72($4) 949 1.15.4.2 tls ld $10, 80($4) 950 1.15.4.2 tls ld $11, 88($4) 951 1.15.4.2 tls ld $12, 96($4) 952 1.15.4.2 tls ld $13, 104($4) 953 1.15.4.2 tls ld $14, 112($4) 954 1.15.4.2 tls ld $15, 120($4) 955 1.15.4.2 tls ld $16, 128($4) 956 1.15.4.2 tls ld $17, 136($4) 957 1.15.4.2 tls ld $18, 144($4) 958 1.15.4.2 tls ld $19, 152($4) 959 1.15.4.2 tls ld $20, 160($4) 960 1.15.4.2 tls ld $21, 168($4) 961 1.15.4.2 tls ld $22, 176($4) 962 1.15.4.2 tls ld $23, 184($4) 963 1.15.4.2 tls ld $24, 192($4) 964 1.15.4.2 tls ld $25, 200($4) 965 1.15.4.2 tls ld $26, 208($4) 966 1.15.4.2 tls ld $27, 216($4) 967 1.15.4.2 tls ld $28, 224($4) 968 1.15.4.2 tls ld $29, 232($4) 969 1.15.4.2 tls ld $30, 240($4) 970 1.15.4.2 tls ld $4, 32($4) 971 1.15.4.2 tls jr $31 972 1.15.4.2 tls nop 973 1.15.4.2 tls END(_ZNK7_Unwind16Registers_MIPS646jumptoEv) 974 1.15.4.2 tls #elif defined(__mips__) 975 1.15.4.2 tls .set noat 976 1.15.4.2 tls LEAF(_ZN7_Unwind14Registers_MIPSC1Ev) 977 1.15.4.2 tls #if 0 978 1.15.4.2 tls #if __mips > 1 979 1.15.4.2 tls FP_S $f0, 128($4) 980 1.15.4.2 tls FP_S $f1, 136($4) 981 1.15.4.2 tls FP_S $f2, 144($4) 982 1.15.4.2 tls FP_S $f3, 152($4) 983 1.15.4.2 tls FP_S $f4, 160($4) 984 1.15.4.2 tls FP_S $f5, 168($4) 985 1.15.4.2 tls FP_S $f6, 176($4) 986 1.15.4.2 tls FP_S $f7, 184($4) 987 1.15.4.2 tls FP_S $f8, 192($4) 988 1.15.4.2 tls FP_S $f9, 200($4) 989 1.15.4.2 tls FP_S $f10, 208($4) 990 1.15.4.2 tls FP_S $f11, 216($4) 991 1.15.4.2 tls FP_S $f12, 224($4) 992 1.15.4.2 tls FP_S $f13, 232($4) 993 1.15.4.2 tls FP_S $f14, 240($4) 994 1.15.4.2 tls FP_S $f15, 248($4) 995 1.15.4.2 tls FP_S $f16, 256($4) 996 1.15.4.2 tls FP_S $f17, 264($4) 997 1.15.4.2 tls FP_S $f18, 272($4) 998 1.15.4.2 tls FP_S $f19, 280($4) 999 1.15.4.2 tls FP_S $f20, 288($4) 1000 1.15.4.2 tls FP_S $f21, 296($4) 1001 1.15.4.2 tls FP_S $f22, 304($4) 1002 1.15.4.2 tls FP_S $f23, 312($4) 1003 1.15.4.2 tls FP_S $f24, 320($4) 1004 1.15.4.2 tls FP_S $f25, 328($4) 1005 1.15.4.2 tls FP_S $f26, 336($4) 1006 1.15.4.2 tls FP_S $f27, 344($4) 1007 1.15.4.2 tls FP_S $f28, 352($4) 1008 1.15.4.2 tls FP_S $f29, 360($4) 1009 1.15.4.2 tls FP_S $f30, 368($4) 1010 1.15.4.2 tls FP_S $f31, 376($4) 1011 1.15.4.2 tls #endif 1012 1.15.4.2 tls #endif 1013 1.15.4.2 tls sw $31, 0($4) 1014 1.15.4.2 tls sw $1, 4($4) 1015 1.15.4.2 tls sw $2, 8($4) 1016 1.15.4.2 tls sw $3, 12($4) 1017 1.15.4.2 tls sw $4, 16($4) 1018 1.15.4.2 tls sw $5, 20($4) 1019 1.15.4.2 tls sw $6, 24($4) 1020 1.15.4.2 tls sw $7, 28($4) 1021 1.15.4.2 tls sw $8, 32($4) 1022 1.15.4.2 tls sw $9, 36($4) 1023 1.15.4.2 tls sw $10, 40($4) 1024 1.15.4.2 tls sw $11, 44($4) 1025 1.15.4.2 tls sw $12, 48($4) 1026 1.15.4.2 tls sw $13, 52($4) 1027 1.15.4.2 tls sw $14, 56($4) 1028 1.15.4.2 tls sw $15, 60($4) 1029 1.15.4.2 tls sw $16, 64($4) 1030 1.15.4.2 tls sw $17, 68($4) 1031 1.15.4.2 tls sw $18, 72($4) 1032 1.15.4.2 tls sw $19, 76($4) 1033 1.15.4.2 tls sw $20, 80($4) 1034 1.15.4.2 tls sw $21, 84($4) 1035 1.15.4.2 tls sw $22, 88($4) 1036 1.15.4.2 tls sw $23, 92($4) 1037 1.15.4.2 tls sw $24, 96($4) 1038 1.15.4.2 tls sw $25, 100($4) 1039 1.15.4.2 tls sw $26, 104($4) 1040 1.15.4.2 tls sw $27, 108($4) 1041 1.15.4.2 tls sw $28, 112($4) 1042 1.15.4.2 tls sw $29, 116($4) 1043 1.15.4.2 tls sw $30, 120($4) 1044 1.15.4.2 tls sw $31, 124($4) 1045 1.15.4.2 tls jr $31 1046 1.15.4.2 tls nop 1047 1.15.4.2 tls END(_ZN7_Unwind14Registers_MIPSC1Ev) 1048 1.15.4.2 tls 1049 1.15.4.2 tls LEAF(_ZNK7_Unwind14Registers_MIPS6jumptoEv) 1050 1.15.4.2 tls #if 0 1051 1.15.4.2 tls #if __mips > 1 1052 1.15.4.2 tls FP_L $f0, 128($4) 1053 1.15.4.2 tls FP_L $f1, 136($4) 1054 1.15.4.2 tls FP_L $f2, 144($4) 1055 1.15.4.2 tls FP_L $f3, 152($4) 1056 1.15.4.2 tls FP_L $f4, 160($4) 1057 1.15.4.2 tls FP_L $f5, 168($4) 1058 1.15.4.2 tls FP_L $f6, 176($4) 1059 1.15.4.2 tls FP_L $f7, 184($4) 1060 1.15.4.2 tls FP_L $f8, 192($4) 1061 1.15.4.2 tls FP_L $f9, 200($4) 1062 1.15.4.2 tls FP_L $f10, 208($4) 1063 1.15.4.2 tls FP_L $f11, 216($4) 1064 1.15.4.2 tls FP_L $f12, 224($4) 1065 1.15.4.2 tls FP_L $f13, 232($4) 1066 1.15.4.2 tls FP_L $f14, 240($4) 1067 1.15.4.2 tls FP_L $f15, 248($4) 1068 1.15.4.2 tls FP_L $f16, 256($4) 1069 1.15.4.2 tls FP_L $f17, 264($4) 1070 1.15.4.2 tls FP_L $f18, 272($4) 1071 1.15.4.2 tls FP_L $f19, 280($4) 1072 1.15.4.2 tls FP_L $f20, 288($4) 1073 1.15.4.2 tls FP_L $f21, 296($4) 1074 1.15.4.2 tls FP_L $f22, 304($4) 1075 1.15.4.2 tls FP_L $f23, 312($4) 1076 1.15.4.2 tls FP_L $f24, 320($4) 1077 1.15.4.2 tls FP_L $f25, 328($4) 1078 1.15.4.2 tls FP_L $f26, 336($4) 1079 1.15.4.2 tls FP_L $f27, 344($4) 1080 1.15.4.2 tls FP_L $f28, 352($4) 1081 1.15.4.2 tls FP_L $f29, 360($4) 1082 1.15.4.2 tls FP_L $f30, 368($4) 1083 1.15.4.2 tls FP_L $f31, 376($4) 1084 1.15.4.2 tls #endif 1085 1.15.4.2 tls #endif 1086 1.15.4.2 tls 1087 1.15.4.2 tls lw $31, 0($4) 1088 1.15.4.2 tls lw $1, 4($4) 1089 1.15.4.2 tls lw $2, 8($4) 1090 1.15.4.2 tls lw $3, 12($4) 1091 1.15.4.2 tls lw $5, 20($4) 1092 1.15.4.2 tls lw $6, 24($4) 1093 1.15.4.2 tls lw $7, 28($4) 1094 1.15.4.2 tls lw $8, 32($4) 1095 1.15.4.2 tls lw $9, 36($4) 1096 1.15.4.2 tls lw $10, 40($4) 1097 1.15.4.2 tls lw $11, 44($4) 1098 1.15.4.2 tls lw $12, 48($4) 1099 1.15.4.2 tls lw $13, 52($4) 1100 1.15.4.2 tls lw $14, 56($4) 1101 1.15.4.2 tls lw $15, 60($4) 1102 1.15.4.2 tls lw $16, 64($4) 1103 1.15.4.2 tls lw $17, 68($4) 1104 1.15.4.2 tls lw $18, 72($4) 1105 1.15.4.2 tls lw $19, 76($4) 1106 1.15.4.2 tls lw $20, 80($4) 1107 1.15.4.2 tls lw $21, 84($4) 1108 1.15.4.2 tls lw $22, 88($4) 1109 1.15.4.2 tls lw $23, 92($4) 1110 1.15.4.2 tls lw $24, 96($4) 1111 1.15.4.2 tls lw $25, 100($4) 1112 1.15.4.2 tls lw $26, 104($4) 1113 1.15.4.2 tls lw $27, 108($4) 1114 1.15.4.2 tls lw $28, 112($4) 1115 1.15.4.2 tls lw $29, 116($4) 1116 1.15.4.2 tls lw $30, 120($4) 1117 1.15.4.2 tls lw $4, 16($4) 1118 1.15.4.2 tls jr $31 1119 1.15.4.2 tls nop 1120 1.15.4.2 tls END(_ZNK7_Unwind14Registers_MIPS6jumptoEv) 1121 1.15.4.2 tls #endif 1122 1.15.4.2 tls 1123 1.15.4.2 tls #if defined(__hppa__) 1124 1.15.4.2 tls LEAF_ENTRY_NOPROFILE(_ZN7_Unwind14Registers_HPPAC1Ev) 1125 1.15.4.2 tls stw %r2, 0(%r26) 1126 1.15.4.2 tls stw %r1, 4(%r26) 1127 1.15.4.2 tls stw %r2, 8(%r26) 1128 1.15.4.2 tls stw %r3, 12(%r26) 1129 1.15.4.2 tls stw %r4, 16(%r26) 1130 1.15.4.2 tls stw %r5, 20(%r26) 1131 1.15.4.2 tls stw %r6, 24(%r26) 1132 1.15.4.2 tls stw %r7, 28(%r26) 1133 1.15.4.2 tls stw %r8, 32(%r26) 1134 1.15.4.2 tls stw %r9, 36(%r26) 1135 1.15.4.2 tls stw %r10, 40(%r26) 1136 1.15.4.2 tls stw %r11, 44(%r26) 1137 1.15.4.2 tls stw %r12, 48(%r26) 1138 1.15.4.2 tls stw %r13, 52(%r26) 1139 1.15.4.2 tls stw %r14, 56(%r26) 1140 1.15.4.2 tls stw %r15, 60(%r26) 1141 1.15.4.2 tls stw %r16, 64(%r26) 1142 1.15.4.2 tls stw %r17, 68(%r26) 1143 1.15.4.2 tls stw %r18, 72(%r26) 1144 1.15.4.2 tls stw %r19, 76(%r26) 1145 1.15.4.2 tls stw %r20, 80(%r26) 1146 1.15.4.2 tls stw %r21, 84(%r26) 1147 1.15.4.2 tls stw %r22, 88(%r26) 1148 1.15.4.2 tls stw %r23, 92(%r26) 1149 1.15.4.2 tls stw %r24, 96(%r26) 1150 1.15.4.2 tls stw %r25, 100(%r26) 1151 1.15.4.2 tls stw %r26, 104(%r26) 1152 1.15.4.2 tls stw %r27, 108(%r26) 1153 1.15.4.2 tls stw %r28, 112(%r26) 1154 1.15.4.2 tls stw %r29, 116(%r26) 1155 1.15.4.2 tls stw %r30, 120(%r26) 1156 1.15.4.2 tls stw %r31, 124(%r26) 1157 1.15.4.2 tls ldi 128, %r19 1158 1.15.4.2 tls addl %r19, %r26, %r19 1159 1.15.4.2 tls fstds,ma %fr4, 8(%r19) 1160 1.15.4.2 tls fstds,ma %fr5, 8(%r19) 1161 1.15.4.2 tls fstds,ma %fr6, 8(%r19) 1162 1.15.4.2 tls fstds,ma %fr7, 8(%r19) 1163 1.15.4.2 tls fstds,ma %fr8, 8(%r19) 1164 1.15.4.2 tls fstds,ma %fr9, 8(%r19) 1165 1.15.4.2 tls fstds,ma %fr10, 8(%r19) 1166 1.15.4.2 tls fstds,ma %fr11, 8(%r19) 1167 1.15.4.2 tls fstds,ma %fr12, 8(%r19) 1168 1.15.4.2 tls fstds,ma %fr13, 8(%r19) 1169 1.15.4.2 tls fstds,ma %fr14, 8(%r19) 1170 1.15.4.2 tls fstds,ma %fr15, 8(%r19) 1171 1.15.4.2 tls fstds,ma %fr16, 8(%r19) 1172 1.15.4.2 tls fstds,ma %fr17, 8(%r19) 1173 1.15.4.2 tls fstds,ma %fr18, 8(%r19) 1174 1.15.4.2 tls fstds,ma %fr19, 8(%r19) 1175 1.15.4.2 tls fstds,ma %fr20, 8(%r19) 1176 1.15.4.2 tls fstds,ma %fr21, 8(%r19) 1177 1.15.4.2 tls fstds,ma %fr22, 8(%r19) 1178 1.15.4.2 tls fstds,ma %fr23, 8(%r19) 1179 1.15.4.2 tls fstds,ma %fr24, 8(%r19) 1180 1.15.4.2 tls fstds,ma %fr25, 8(%r19) 1181 1.15.4.2 tls fstds,ma %fr19, 8(%r19) 1182 1.15.4.2 tls fstds,ma %fr27, 8(%r19) 1183 1.15.4.2 tls fstds,ma %fr28, 8(%r19) 1184 1.15.4.2 tls fstds,ma %fr29, 8(%r19) 1185 1.15.4.2 tls fstds,ma %fr30, 8(%r19) 1186 1.15.4.2 tls fstds,ma %fr31, 8(%r19) 1187 1.15.4.2 tls ldw 76(%r26), %r19 1188 1.15.4.2 tls bv,n %r0(%r2) 1189 1.15.4.2 tls EXIT(_ZN7_Unwind14Registers_HPPAC1Ev) 1190 1.15.4.2 tls 1191 1.15.4.2 tls LEAF_ENTRY_NOPROFILE(_ZNK7_Unwind14Registers_HPPA6jumptoEv) 1192 1.15.4.2 tls ldi 128, %r19 1193 1.15.4.2 tls addl %r19, %r26, %r19 1194 1.15.4.2 tls fldds,ma 8(%r19), %fr4 1195 1.15.4.2 tls fldds,ma 8(%r19), %fr5 1196 1.15.4.2 tls fldds,ma 8(%r19), %fr6 1197 1.15.4.2 tls fldds,ma 8(%r19), %fr7 1198 1.15.4.2 tls fldds,ma 8(%r19), %fr8 1199 1.15.4.2 tls fldds,ma 8(%r19), %fr9 1200 1.15.4.2 tls fldds,ma 8(%r19), %fr10 1201 1.15.4.2 tls fldds,ma 8(%r19), %fr11 1202 1.15.4.2 tls fldds,ma 8(%r19), %fr12 1203 1.15.4.2 tls fldds,ma 8(%r19), %fr13 1204 1.15.4.2 tls fldds,ma 8(%r19), %fr14 1205 1.15.4.2 tls fldds,ma 8(%r19), %fr15 1206 1.15.4.2 tls fldds,ma 8(%r19), %fr16 1207 1.15.4.2 tls fldds,ma 8(%r19), %fr17 1208 1.15.4.2 tls fldds,ma 8(%r19), %fr18 1209 1.15.4.2 tls fldds,ma 8(%r19), %fr19 1210 1.15.4.2 tls fldds,ma 8(%r19), %fr20 1211 1.15.4.2 tls fldds,ma 8(%r19), %fr21 1212 1.15.4.2 tls fldds,ma 8(%r19), %fr22 1213 1.15.4.2 tls fldds,ma 8(%r19), %fr23 1214 1.15.4.2 tls fldds,ma 8(%r19), %fr24 1215 1.15.4.2 tls fldds,ma 8(%r19), %fr25 1216 1.15.4.2 tls fldds,ma 8(%r19), %fr26 1217 1.15.4.2 tls fldds,ma 8(%r19), %fr27 1218 1.15.4.2 tls fldds,ma 8(%r19), %fr28 1219 1.15.4.2 tls fldds,ma 8(%r19), %fr29 1220 1.15.4.2 tls fldds,ma 8(%r19), %fr30 1221 1.15.4.2 tls fldds,ma 8(%r19), %fr31 1222 1.15.4.2 tls ldw 0(%r26), %r2 1223 1.15.4.2 tls ldw 4(%r26), %r1 1224 1.15.4.2 tls ldw 12(%r26), %r3 1225 1.15.4.2 tls ldw 16(%r26), %r4 1226 1.15.4.2 tls ldw 20(%r26), %r5 1227 1.15.4.2 tls ldw 24(%r26), %r6 1228 1.15.4.2 tls ldw 28(%r26), %r7 1229 1.15.4.2 tls ldw 32(%r26), %r8 1230 1.15.4.2 tls ldw 36(%r26), %r9 1231 1.15.4.2 tls ldw 40(%r26), %r10 1232 1.15.4.2 tls ldw 44(%r26), %r11 1233 1.15.4.2 tls ldw 48(%r26), %r12 1234 1.15.4.2 tls ldw 52(%r26), %r13 1235 1.15.4.2 tls ldw 56(%r26), %r14 1236 1.15.4.2 tls ldw 60(%r26), %r15 1237 1.15.4.2 tls ldw 64(%r26), %r16 1238 1.15.4.2 tls ldw 68(%r26), %r17 1239 1.15.4.2 tls ldw 72(%r26), %r18 1240 1.15.4.2 tls ldw 76(%r26), %r19 1241 1.15.4.2 tls ldw 80(%r26), %r20 1242 1.15.4.2 tls ldw 84(%r26), %r21 1243 1.15.4.2 tls ldw 88(%r26), %r22 1244 1.15.4.2 tls ldw 92(%r26), %r23 1245 1.15.4.2 tls ldw 96(%r26), %r24 1246 1.15.4.2 tls ldw 100(%r26), %r25 1247 1.15.4.2 tls ldw 108(%r26), %r27 1248 1.15.4.2 tls ldw 112(%r26), %r28 1249 1.15.4.2 tls ldw 116(%r26), %r29 1250 1.15.4.2 tls ldw 120(%r26), %r30 1251 1.15.4.2 tls ldw 124(%r26), %r31 1252 1.15.4.2 tls ldw 104(%r26), %r26 1253 1.15.4.2 tls bv,n %r0(%r2) 1254 1.15.4.2 tls EXIT(_ZNK7_Unwind14Registers_HPPA6jumptoEv) 1255 1.15.4.2 tls #endif 1256
Indexes created Wed Oct 15 03:09:54 GMT 2025