Cross Reference: /src/sys/arch/amiga/dev/sci.c

Lines Matching defs:sci_bus_csr
270 	  device_xname(dev->sc_dev), where, *dev->sci_csr, *dev->sci_bus_csr);
380 	if ((*dev->sci_bus_csr & (SCI_BUS_BSY|SCI_BUS_SEL)) &&
381 	    (*dev->sci_bus_csr & (SCI_BUS_BSY|SCI_BUS_SEL)) &&
382 	    (*dev->sci_bus_csr & (SCI_BUS_BSY|SCI_BUS_SEL)))
388 	while ((*dev->sci_bus_csr & SCI_BUS_BSY) == 0) {
418 		csr = *dev->sci_bus_csr;
429 			csr = *dev->sci_bus_csr;
437 		while (*dev->sci_bus_csr & SCI_BUS_REQ);
450 	volatile register u_char *sci_bus_csr = dev->sci_bus_csr;
457 	csr = *sci_bus_csr;
464 		csr = *sci_bus_csr;
476 			csr = *sci_bus_csr;
484 		while (*sci_bus_csr & SCI_BUS_REQ);
524 		while ((*dev->sci_bus_csr & (SCI_BUS_REQ|SCI_BUS_BSY)) == SCI_BUS_BSY);
526 		QPRINTF((">CSR:%02x<", *dev->sci_bus_csr));
527 		if ((*dev->sci_bus_csr & SCI_BUS_REQ) == 0) {
530 		phase = SCI_PHASE(*dev->sci_bus_csr);
560 			while (*dev->sci_bus_csr & SCI_BUS_BSY);
625 		while ((*dev->sci_bus_csr & (SCI_BUS_REQ|SCI_BUS_BSY)) ==
628 		QPRINTF((">CSR:%02x<", *dev->sci_bus_csr));
629 		if ((*dev->sci_bus_csr & SCI_BUS_REQ) == 0) {
632 		phase = SCI_PHASE(*dev->sci_bus_csr);
668 			while (*dev->sci_bus_csr & SCI_BUS_BSY);
OpenGrok
