Lines Matching refs:__BITS
58 #define VIU_OSD_CTRL_STAT_GLOBAL_ALPHA __BITS(20,12)
64 #define VIU_OSD_TCOLOR_R __BITS(31,24)
65 #define VIU_OSD_TCOLOR_G __BITS(23,16)
66 #define VIU_OSD_TCOLOR_B __BITS(15,8)
67 #define VIU_OSD_TCOLOR_A __BITS(7,0)
69 #define VIU_OSD_BLK_CFG_W0_TBL_ADDR __BITS(23,16)
72 #define VIU_OSD_BLK_CFG_W0_INTERP_CTRL __BITS(13,12)
73 #define VIU_OSD_BLK_CFG_W0_OSD_BLK_MODE __BITS(11,8)
83 #define VIU_OSD_BLK_CFG_W0_COLOR_MATRIX __BITS(5,2)
93 #define VIU_OSD_BLK_CFG_W1_X_END __BITS(28,16)
94 #define VIU_OSD_BLK_CFG_W1_X_START __BITS(12,0)
96 #define VIU_OSD_BLK_CFG_W2_Y_END __BITS(28,16)
97 #define VIU_OSD_BLK_CFG_W2_Y_START __BITS(12,0)
99 #define VIU_OSD_BLK_CFG_W3_H_END __BITS(27,16)
100 #define VIU_OSD_BLK_CFG_W3_H_START __BITS(11,0)
102 #define VIU_OSD_BLK_CFG_W4_V_END __BITS(27,16)
103 #define VIU_OSD_BLK_CFG_W4_V_START __BITS(11,0)
112 #define VPP_OSD_VSC_PHASE_STEP_FORMAT __BITS(27,0)
114 #define VPP_OSD_VSC_INI_PHASE_0 __BITS(31,16)
115 #define VPP_OSD_VSC_INI_PHASE_1 __BITS(15,0)
119 #define VPP_OSD_VSC_CTRL0_BOT_RPT_P0_NUM0 __BITS(17,16)
120 #define VPP_OSD_VSC_CTRL0_BOT_INI_RCV_NUM0 __BITS(14,11)
121 #define VPP_OSD_VSC_CTRL0_TOP_RPT_P0_NUM0 __BITS(9,8)
122 #define VPP_OSD_VSC_CTRL0_TOP_INI_RCV_NUM0 __BITS(6,3)
123 #define VPP_OSD_VSC_CTRL0_BANK_LENGTH __BITS(2,0)
125 #define VPP_OSD_HSC_PHASE_STEP_FORMAT __BITS(27,0)
127 #define VPP_OSD_HSC_INI_PHASE_0 __BITS(31,16)
128 #define VPP_OSD_HSC_INI_PHASE_1 __BITS(15,0)
131 #define VPP_OSD_HSC_CTRL0_RPT_P0_NUM0 __BITS(9,8)
132 #define VPP_OSD_HSC_CTRL0_INI_RCV_NUM0 __BITS(6,3)
133 #define VPP_OSD_HSC_CTRL0_BANK_LENGTH __BITS(2,0)
138 #define VPP_OSD_SC_CTRL0_DEFAULT_ALPHA __BITS(11,4)
140 #define VPP_OSD_SC_CTRL0_OSD_SC_SEL __BITS(1,0)
142 #define VPP_OSD_SCI_WH_M1_WIDTH __BITS(28,16)
143 #define VPP_OSD_SCI_WH_M1_HEIGHT __BITS(12,0)
145 #define VPP_OSD_SCO_H_START __BITS(28,16)
146 #define VPP_OSD_SCO_H_END __BITS(12,0)
148 #define VPP_OSD_SCO_V_START __BITS(28,16)
149 #define VPP_OSD_SCO_V_END __BITS(12,0)
Indexes created Fri Oct 17 03:10:13 GMT 2025