Lines Matching refs:tegra_reg_set_clear
252 tegra_reg_set_clear(bst, bsh, TEGRA_SATA_AUX_MISC_CNTL_1_REG,
254 tegra_reg_set_clear(bst, bsh, TEGRA_SATA_AUX_RX_STAT_INT_REG,
258 tegra_reg_set_clear(bst, bsh, TEGRA_SATA_AUX_MISC_CNTL_1_REG,
262 tegra_reg_set_clear(bst, bsh, TEGRA_SATA_AUX_MISC_CNTL_1_REG,
266 tegra_reg_set_clear(bst, bsh, TEGRA_SATA_CONFIGURATION_REG,
275 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG_PHY_0_REG,
279 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_NVOOB_REG,
287 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG_2NVOOB_2_REG,
300 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CHX_PHY_CTRL1_GEN1_REG,
305 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CHX_PHY_CTRL1_GEN2_REG,
318 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG_SATA_REG,
324 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG_SATA_REG,
327 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_AHCI_HBA_CAP_BKDR_REG,
333 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG_PHY_1_REG,
338 tegra_reg_set_clear(bst, bsh, TEGRA_SATA_CONFIGURATION_REG,
342 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG1_REG,
358 tegra_reg_set_clear(bst, bsh, TEGRA_SATA_INTR_MASK_REG,
Indexes created Mon Oct 20 03:09:53 GMT 2025