Cross Reference: /src/sys/arch/mips/mips/cache

Lines Matching refs:va
86 	vaddr_t va = MIPS_PHYS_TO_KSEG0(0);
87 	vaddr_t eva = va + mci->mci_picache_way_size;
93 	while (va < eva) {
94 		cache_op_r4k_line(va, CACHE_R4K_I|CACHEOP_R4K_INDEX_INV);
95 		va++;
96 		cache_op_r4k_line(va, CACHE_R4K_I|CACHEOP_R4K_INDEX_INV);
97 		va += 63;
102 r10k_icache_sync_range(register_t va, vsize_t size)
104 	vaddr_t eva = round_line(va + size);
106 	va = trunc_line(va);
108 	mips_dcache_wb_range(va, (eva - va));
112 	while (va < eva) {
113 		cache_op_r4k_line(va, CACHE_R4K_I|CACHEOP_R4K_HIT_INV);
114 		va += 64;
119 r10k_icache_sync_range_index(vaddr_t va, vsize_t size)
124 	orig_va = va;
126 	eva = round_line(va + size);
127 	va = trunc_line(va);
129 	mips_dcache_wbinv_range_index(va, (eva - va));
139 	va = MIPS_PHYS_TO_KSEG0(orig_va & mci->mci_picache_way_mask);
141 	eva = round_line(va + size);
142 	va = trunc_line(va);
144 	while (va < eva) {
145 		cache_op_r4k_line(va, CACHE_R4K_I|CACHEOP_R4K_INDEX_INV);
146 		va++;
147 		cache_op_r4k_line(va, CACHE_R4K_I|CACHEOP_R4K_INDEX_INV);
148 		va += 63;
162 	vaddr_t va = MIPS_PHYS_TO_KSEG0(0);
163 	vaddr_t eva = va + mci->mci_pdcache_way_size;
165 	while (va < eva) {
166 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_INDEX_WB_INV);
167 		va++;
168 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_INDEX_WB_INV);
169 		va += 31;
174 r10k_pdcache_wbinv_range(register_t va, vsize_t size)
176 	vaddr_t eva = round_line(va + size);
178 	va = trunc_line(va);
180 	while (va < eva) {
181 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB_INV);
182 		va += 32;
187 r10k_pdcache_wbinv_range_index(vaddr_t va, vsize_t size)
198 	va = MIPS_PHYS_TO_KSEG0(va & mci->mci_pdcache_way_mask);
200 	eva = round_line(va + size);
201 	va = trunc_line(va);
203 	while (va < eva) {
204 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_INDEX_WB_INV);
205 		va++;
206 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_INDEX_WB_INV);
207 		va += 31;
212 r10k_pdcache_inv_range(register_t va, vsize_t size)
214 	vaddr_t eva = round_line(va + size);
216 	va = trunc_line(va);
218 	while (va < eva) {
219 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_INV);
220 		va += 32;
225 r10k_pdcache_wb_range(register_t va, vsize_t size)
227 	vaddr_t eva = round_line(va + size);
229 	va = trunc_line(va);
231 	while (va < eva) {
233 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB_INV);
234 		va += 32;
248 	vaddr_t va = MIPS_PHYS_TO_KSEG0(0);
249 	vaddr_t eva = va + mci->mci_sdcache_way_size;
252 	while (va < eva) {
253 		cache_op_r4k_line(va, CACHE_R4K_SD|CACHEOP_R4K_INDEX_WB_INV);
254 		va++;
255 		cache_op_r4k_line(va, CACHE_R4K_SD|CACHEOP_R4K_INDEX_WB_INV);
256 		va += line_size - 1;
261 r10k_sdcache_wbinv_range(register_t va, vsize_t size)
264 	vaddr_t eva = round_line(va + size);
267 	va = trunc_line(va);
269 	while (va < eva) {
270 		cache_op_r4k_line(va, CACHE_R4K_SD|CACHEOP_R4K_HIT_WB_INV);
271 		va += line_size;
276 r10k_sdcache_wbinv_range_index(vaddr_t va, vsize_t size)
288 	va = MIPS_PHYS_TO_KSEG0(va & mci->mci_sdcache_way_mask);
290 	eva = round_line(va + size);
291 	va = trunc_line(va);
293 	while (va < eva) {
294 		cache_op_r4k_line(va, CACHE_R4K_SD|CACHEOP_R4K_INDEX_WB_INV);
295 		va++;
296 		cache_op_r4k_line(va, CACHE_R4K_SD|CACHEOP_R4K_INDEX_WB_INV);
297 		va += line_size - 1;
302 r10k_sdcache_inv_range(register_t va, vsize_t size)
305 	vaddr_t eva = round_line(va + size);
308 	va = trunc_line(va);
310 	while (va < eva) {
311 		cache_op_r4k_line(va, CACHE_R4K_SD|CACHEOP_R4K_HIT_INV);
312 		va += line_size;
317 r10k_sdcache_wb_range(register_t va, vsize_t size)
320 	vaddr_t eva = round_line(va + size);
323 	va = trunc_line(va);
325 	while (va < eva) {
327 		cache_op_r4k_line(va, CACHE_R4K_SD|CACHEOP_R4K_HIT_WB_INV);
328 		va += line_size;
OpenGrok
