1 /* $NetBSD: qcom,gcc-sc8180x.h,v 1.1.1.1 2021/11/07 16:50:00 jmcneill Exp $ */ 2 3 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 4 /* 5 * Copyright (c) 2018-2019, The Linux Foundation. All rights reserved. 6 * Copyright (c) 2021, Linaro Ltd. 7 */ 8 9 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_SC8180X_H 10 #define _DT_BINDINGS_CLK_QCOM_GCC_SC8180X_H 11 12 #define GCC_AGGRE_NOC_PCIE_TBU_CLK 0 13 #define GCC_AGGRE_UFS_CARD_AXI_CLK 1 14 #define GCC_AGGRE_UFS_CARD_AXI_HW_CTL_CLK 2 15 #define GCC_AGGRE_UFS_PHY_AXI_CLK 3 16 #define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK 4 17 #define GCC_AGGRE_USB3_MP_AXI_CLK 5 18 #define GCC_AGGRE_USB3_PRIM_AXI_CLK 6 19 #define GCC_AGGRE_USB3_SEC_AXI_CLK 7 20 #define GCC_BOOT_ROM_AHB_CLK 8 21 #define GCC_CAMERA_HF_AXI_CLK 9 22 #define GCC_CAMERA_SF_AXI_CLK 10 23 #define GCC_CFG_NOC_USB3_MP_AXI_CLK 11 24 #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 12 25 #define GCC_CFG_NOC_USB3_SEC_AXI_CLK 13 26 #define GCC_CPUSS_AHB_CLK 14 27 #define GCC_CPUSS_AHB_CLK_SRC 15 28 #define GCC_CPUSS_RBCPR_CLK 16 29 #define GCC_DDRSS_GPU_AXI_CLK 17 30 #define GCC_DISP_HF_AXI_CLK 18 31 #define GCC_DISP_SF_AXI_CLK 19 32 #define GCC_EMAC_AXI_CLK 20 33 #define GCC_EMAC_PTP_CLK 21 34 #define GCC_EMAC_PTP_CLK_SRC 22 35 #define GCC_EMAC_RGMII_CLK 23 36 #define GCC_EMAC_RGMII_CLK_SRC 24 37 #define GCC_EMAC_SLV_AHB_CLK 25 38 #define GCC_GP1_CLK 26 39 #define GCC_GP1_CLK_SRC 27 40 #define GCC_GP2_CLK 28 41 #define GCC_GP2_CLK_SRC 29 42 #define GCC_GP3_CLK 30 43 #define GCC_GP3_CLK_SRC 31 44 #define GCC_GP4_CLK 32 45 #define GCC_GP4_CLK_SRC 33 46 #define GCC_GP5_CLK 34 47 #define GCC_GP5_CLK_SRC 35 48 #define GCC_GPU_GPLL0_CLK_SRC 36 49 #define GCC_GPU_GPLL0_DIV_CLK_SRC 37 50 #define GCC_GPU_MEMNOC_GFX_CLK 38 51 #define GCC_GPU_SNOC_DVM_GFX_CLK 39 52 #define GCC_NPU_AT_CLK 40 53 #define GCC_NPU_AXI_CLK 41 54 #define GCC_NPU_AXI_CLK_SRC 42 55 #define GCC_NPU_GPLL0_CLK_SRC 43 56 #define GCC_NPU_GPLL0_DIV_CLK_SRC 44 57 #define GCC_NPU_TRIG_CLK 45 58 #define GCC_PCIE0_PHY_REFGEN_CLK 46 59 #define GCC_PCIE1_PHY_REFGEN_CLK 47 60 #define GCC_PCIE2_PHY_REFGEN_CLK 48 61 #define GCC_PCIE3_PHY_REFGEN_CLK 49 62 #define GCC_PCIE_0_AUX_CLK 50 63 #define GCC_PCIE_0_AUX_CLK_SRC 51 64 #define GCC_PCIE_0_CFG_AHB_CLK 52 65 #define GCC_PCIE_0_MSTR_AXI_CLK 53 66 #define GCC_PCIE_0_PIPE_CLK 54 67 #define GCC_PCIE_0_SLV_AXI_CLK 55 68 #define GCC_PCIE_0_SLV_Q2A_AXI_CLK 56 69 #define GCC_PCIE_1_AUX_CLK 57 70 #define GCC_PCIE_1_AUX_CLK_SRC 58 71 #define GCC_PCIE_1_CFG_AHB_CLK 59 72 #define GCC_PCIE_1_MSTR_AXI_CLK 60 73 #define GCC_PCIE_1_PIPE_CLK 61 74 #define GCC_PCIE_1_SLV_AXI_CLK 62 75 #define GCC_PCIE_1_SLV_Q2A_AXI_CLK 63 76 #define GCC_PCIE_2_AUX_CLK 64 77 #define GCC_PCIE_2_AUX_CLK_SRC 65 78 #define GCC_PCIE_2_CFG_AHB_CLK 66 79 #define GCC_PCIE_2_MSTR_AXI_CLK 67 80 #define GCC_PCIE_2_PIPE_CLK 68 81 #define GCC_PCIE_2_SLV_AXI_CLK 69 82 #define GCC_PCIE_2_SLV_Q2A_AXI_CLK 70 83 #define GCC_PCIE_3_AUX_CLK 71 84 #define GCC_PCIE_3_AUX_CLK_SRC 72 85 #define GCC_PCIE_3_CFG_AHB_CLK 73 86 #define GCC_PCIE_3_MSTR_AXI_CLK 74 87 #define GCC_PCIE_3_PIPE_CLK 75 88 #define GCC_PCIE_3_SLV_AXI_CLK 76 89 #define GCC_PCIE_3_SLV_Q2A_AXI_CLK 77 90 #define GCC_PCIE_PHY_AUX_CLK 78 91 #define GCC_PCIE_PHY_REFGEN_CLK_SRC 79 92 #define GCC_PDM2_CLK 80 93 #define GCC_PDM2_CLK_SRC 81 94 #define GCC_PDM_AHB_CLK 82 95 #define GCC_PDM_XO4_CLK 83 96 #define GCC_PRNG_AHB_CLK 84 97 #define GCC_QMIP_CAMERA_NRT_AHB_CLK 85 98 #define GCC_QMIP_CAMERA_RT_AHB_CLK 86 99 #define GCC_QMIP_DISP_AHB_CLK 87 100 #define GCC_QMIP_VIDEO_CVP_AHB_CLK 88 101 #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 89 102 #define GCC_QSPI_1_CNOC_PERIPH_AHB_CLK 90 103 #define GCC_QSPI_1_CORE_CLK 91 104 #define GCC_QSPI_1_CORE_CLK_SRC 92 105 #define GCC_QSPI_CNOC_PERIPH_AHB_CLK 93 106 #define GCC_QSPI_CORE_CLK 94 107 #define GCC_QSPI_CORE_CLK_SRC 95 108 #define GCC_QUPV3_WRAP0_S0_CLK 96 109 #define GCC_QUPV3_WRAP0_S0_CLK_SRC 97 110 #define GCC_QUPV3_WRAP0_S1_CLK 98 111 #define GCC_QUPV3_WRAP0_S1_CLK_SRC 99 112 #define GCC_QUPV3_WRAP0_S2_CLK 100 113 #define GCC_QUPV3_WRAP0_S2_CLK_SRC 101 114 #define GCC_QUPV3_WRAP0_S3_CLK 102 115 #define GCC_QUPV3_WRAP0_S3_CLK_SRC 103 116 #define GCC_QUPV3_WRAP0_S4_CLK 104 117 #define GCC_QUPV3_WRAP0_S4_CLK_SRC 105 118 #define GCC_QUPV3_WRAP0_S5_CLK 106 119 #define GCC_QUPV3_WRAP0_S5_CLK_SRC 107 120 #define GCC_QUPV3_WRAP0_S6_CLK 108 121 #define GCC_QUPV3_WRAP0_S6_CLK_SRC 109 122 #define GCC_QUPV3_WRAP0_S7_CLK 110 123 #define GCC_QUPV3_WRAP0_S7_CLK_SRC 111 124 #define GCC_QUPV3_WRAP1_S0_CLK 112 125 #define GCC_QUPV3_WRAP1_S0_CLK_SRC 113 126 #define GCC_QUPV3_WRAP1_S1_CLK 114 127 #define GCC_QUPV3_WRAP1_S1_CLK_SRC 115 128 #define GCC_QUPV3_WRAP1_S2_CLK 116 129 #define GCC_QUPV3_WRAP1_S2_CLK_SRC 117 130 #define GCC_QUPV3_WRAP1_S3_CLK 118 131 #define GCC_QUPV3_WRAP1_S3_CLK_SRC 119 132 #define GCC_QUPV3_WRAP1_S4_CLK 120 133 #define GCC_QUPV3_WRAP1_S4_CLK_SRC 121 134 #define GCC_QUPV3_WRAP1_S5_CLK 122 135 #define GCC_QUPV3_WRAP1_S5_CLK_SRC 123 136 #define GCC_QUPV3_WRAP2_S0_CLK 124 137 #define GCC_QUPV3_WRAP2_S0_CLK_SRC 125 138 #define GCC_QUPV3_WRAP2_S1_CLK 126 139 #define GCC_QUPV3_WRAP2_S1_CLK_SRC 127 140 #define GCC_QUPV3_WRAP2_S2_CLK 128 141 #define GCC_QUPV3_WRAP2_S2_CLK_SRC 129 142 #define GCC_QUPV3_WRAP2_S3_CLK 130 143 #define GCC_QUPV3_WRAP2_S3_CLK_SRC 131 144 #define GCC_QUPV3_WRAP2_S4_CLK 132 145 #define GCC_QUPV3_WRAP2_S4_CLK_SRC 133 146 #define GCC_QUPV3_WRAP2_S5_CLK 134 147 #define GCC_QUPV3_WRAP2_S5_CLK_SRC 135 148 #define GCC_QUPV3_WRAP_0_M_AHB_CLK 136 149 #define GCC_QUPV3_WRAP_0_S_AHB_CLK 137 150 #define GCC_QUPV3_WRAP_1_M_AHB_CLK 138 151 #define GCC_QUPV3_WRAP_1_S_AHB_CLK 139 152 #define GCC_QUPV3_WRAP_2_M_AHB_CLK 140 153 #define GCC_QUPV3_WRAP_2_S_AHB_CLK 141 154 #define GCC_SDCC2_AHB_CLK 142 155 #define GCC_SDCC2_APPS_CLK 143 156 #define GCC_SDCC2_APPS_CLK_SRC 144 157 #define GCC_SDCC4_AHB_CLK 145 158 #define GCC_SDCC4_APPS_CLK 146 159 #define GCC_SDCC4_APPS_CLK_SRC 147 160 #define GCC_SYS_NOC_CPUSS_AHB_CLK 148 161 #define GCC_TSIF_AHB_CLK 149 162 #define GCC_TSIF_INACTIVITY_TIMERS_CLK 150 163 #define GCC_TSIF_REF_CLK 151 164 #define GCC_TSIF_REF_CLK_SRC 152 165 #define GCC_UFS_CARD_2_AHB_CLK 153 166 #define GCC_UFS_CARD_2_AXI_CLK 154 167 #define GCC_UFS_CARD_2_AXI_CLK_SRC 155 168 #define GCC_UFS_CARD_2_ICE_CORE_CLK 156 169 #define GCC_UFS_CARD_2_ICE_CORE_CLK_SRC 157 170 #define GCC_UFS_CARD_2_PHY_AUX_CLK 158 171 #define GCC_UFS_CARD_2_PHY_AUX_CLK_SRC 159 172 #define GCC_UFS_CARD_2_RX_SYMBOL_0_CLK 160 173 #define GCC_UFS_CARD_2_RX_SYMBOL_1_CLK 161 174 #define GCC_UFS_CARD_2_TX_SYMBOL_0_CLK 162 175 #define GCC_UFS_CARD_2_UNIPRO_CORE_CLK 163 176 #define GCC_UFS_CARD_2_UNIPRO_CORE_CLK_SRC 164 177 #define GCC_UFS_CARD_AHB_CLK 165 178 #define GCC_UFS_CARD_AXI_CLK 166 179 #define GCC_UFS_CARD_AXI_CLK_SRC 167 180 #define GCC_UFS_CARD_AXI_HW_CTL_CLK 168 181 #define GCC_UFS_CARD_ICE_CORE_CLK 169 182 #define GCC_UFS_CARD_ICE_CORE_CLK_SRC 170 183 #define GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK 171 184 #define GCC_UFS_CARD_PHY_AUX_CLK 172 185 #define GCC_UFS_CARD_PHY_AUX_CLK_SRC 173 186 #define GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK 174 187 #define GCC_UFS_CARD_RX_SYMBOL_0_CLK 175 188 #define GCC_UFS_CARD_RX_SYMBOL_1_CLK 176 189 #define GCC_UFS_CARD_TX_SYMBOL_0_CLK 177 190 #define GCC_UFS_CARD_UNIPRO_CORE_CLK 178 191 #define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC 179 192 #define GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK 180 193 #define GCC_UFS_PHY_AHB_CLK 181 194 #define GCC_UFS_PHY_AXI_CLK 182 195 #define GCC_UFS_PHY_AXI_CLK_SRC 183 196 #define GCC_UFS_PHY_AXI_HW_CTL_CLK 184 197 #define GCC_UFS_PHY_ICE_CORE_CLK 185 198 #define GCC_UFS_PHY_ICE_CORE_CLK_SRC 186 199 #define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK 187 200 #define GCC_UFS_PHY_PHY_AUX_CLK 188 201 #define GCC_UFS_PHY_PHY_AUX_CLK_SRC 189 202 #define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK 190 203 #define GCC_UFS_PHY_RX_SYMBOL_0_CLK 191 204 #define GCC_UFS_PHY_RX_SYMBOL_1_CLK 192 205 #define GCC_UFS_PHY_TX_SYMBOL_0_CLK 193 206 #define GCC_UFS_PHY_UNIPRO_CORE_CLK 194 207 #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 195 208 #define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK 196 209 #define GCC_USB30_MP_MASTER_CLK 197 210 #define GCC_USB30_MP_MASTER_CLK_SRC 198 211 #define GCC_USB30_MP_MOCK_UTMI_CLK 199 212 #define GCC_USB30_MP_MOCK_UTMI_CLK_SRC 200 213 #define GCC_USB30_MP_SLEEP_CLK 201 214 #define GCC_USB30_PRIM_MASTER_CLK 202 215 #define GCC_USB30_PRIM_MASTER_CLK_SRC 203 216 #define GCC_USB30_PRIM_MOCK_UTMI_CLK 204 217 #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 205 218 #define GCC_USB30_PRIM_SLEEP_CLK 206 219 #define GCC_USB30_SEC_MASTER_CLK 207 220 #define GCC_USB30_SEC_MASTER_CLK_SRC 208 221 #define GCC_USB30_SEC_MOCK_UTMI_CLK 209 222 #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 210 223 #define GCC_USB30_SEC_SLEEP_CLK 211 224 #define GCC_USB3_MP_PHY_AUX_CLK 212 225 #define GCC_USB3_MP_PHY_AUX_CLK_SRC 213 226 #define GCC_USB3_MP_PHY_COM_AUX_CLK 214 227 #define GCC_USB3_MP_PHY_PIPE_0_CLK 215 228 #define GCC_USB3_MP_PHY_PIPE_1_CLK 216 229 #define GCC_USB3_PRIM_PHY_AUX_CLK 217 230 #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 218 231 #define GCC_USB3_PRIM_PHY_COM_AUX_CLK 219 232 #define GCC_USB3_PRIM_PHY_PIPE_CLK 220 233 #define GCC_USB3_SEC_PHY_AUX_CLK 221 234 #define GCC_USB3_SEC_PHY_AUX_CLK_SRC 222 235 #define GCC_USB3_SEC_PHY_COM_AUX_CLK 223 236 #define GCC_USB3_SEC_PHY_PIPE_CLK 224 237 #define GCC_VIDEO_AXI0_CLK 225 238 #define GCC_VIDEO_AXI1_CLK 226 239 #define GCC_VIDEO_AXIC_CLK 227 240 #define GPLL0 228 241 #define GPLL0_OUT_EVEN 229 242 #define GPLL1 230 243 #define GPLL4 231 244 #define GPLL7 232 245 #define GCC_PCIE_0_CLKREF_CLK 233 246 #define GCC_PCIE_1_CLKREF_CLK 234 247 #define GCC_PCIE_2_CLKREF_CLK 235 248 #define GCC_PCIE_3_CLKREF_CLK 236 249 #define GCC_USB3_PRIM_CLKREF_CLK 237 250 #define GCC_USB3_SEC_CLKREF_CLK 238 251 252 #define GCC_EMAC_BCR 0 253 #define GCC_GPU_BCR 1 254 #define GCC_MMSS_BCR 2 255 #define GCC_NPU_BCR 3 256 #define GCC_PCIE_0_BCR 4 257 #define GCC_PCIE_0_PHY_BCR 5 258 #define GCC_PCIE_1_BCR 6 259 #define GCC_PCIE_1_PHY_BCR 7 260 #define GCC_PCIE_2_BCR 8 261 #define GCC_PCIE_2_PHY_BCR 9 262 #define GCC_PCIE_3_BCR 10 263 #define GCC_PCIE_3_PHY_BCR 11 264 #define GCC_PCIE_PHY_BCR 12 265 #define GCC_PDM_BCR 13 266 #define GCC_PRNG_BCR 14 267 #define GCC_QSPI_1_BCR 15 268 #define GCC_QSPI_BCR 16 269 #define GCC_QUPV3_WRAPPER_0_BCR 17 270 #define GCC_QUPV3_WRAPPER_1_BCR 18 271 #define GCC_QUPV3_WRAPPER_2_BCR 19 272 #define GCC_QUSB2PHY_5_BCR 20 273 #define GCC_QUSB2PHY_MP0_BCR 21 274 #define GCC_QUSB2PHY_MP1_BCR 22 275 #define GCC_QUSB2PHY_PRIM_BCR 23 276 #define GCC_QUSB2PHY_SEC_BCR 24 277 #define GCC_USB3_PHY_PRIM_SP0_BCR 25 278 #define GCC_USB3_PHY_PRIM_SP1_BCR 26 279 #define GCC_USB3_DP_PHY_PRIM_SP0_BCR 27 280 #define GCC_USB3_DP_PHY_PRIM_SP1_BCR 28 281 #define GCC_USB3_PHY_SEC_BCR 29 282 #define GCC_USB3PHY_PHY_SEC_BCR 30 283 #define GCC_SDCC2_BCR 31 284 #define GCC_SDCC4_BCR 32 285 #define GCC_TSIF_BCR 33 286 #define GCC_UFS_CARD_2_BCR 34 287 #define GCC_UFS_CARD_BCR 35 288 #define GCC_UFS_PHY_BCR 36 289 #define GCC_USB30_MP_BCR 37 290 #define GCC_USB30_PRIM_BCR 38 291 #define GCC_USB30_SEC_BCR 39 292 #define GCC_USB_PHY_CFG_AHB2PHY_BCR 40 293 #define GCC_VIDEO_AXIC_CLK_BCR 41 294 #define GCC_VIDEO_AXI0_CLK_BCR 42 295 #define GCC_VIDEO_AXI1_CLK_BCR 43 296 #define GCC_USB3_DP_PHY_SEC_BCR 44 297 298 /* GCC GDSCRs */ 299 #define EMAC_GDSC 0 300 #define PCIE_0_GDSC 1 301 #define PCIE_1_GDSC 2 302 #define PCIE_2_GDSC 3 303 #define PCIE_3_GDSC 4 304 #define UFS_CARD_2_GDSC 5 305 #define UFS_CARD_GDSC 6 306 #define UFS_PHY_GDSC 7 307 #define USB30_MP_GDSC 8 308 #define USB30_PRIM_GDSC 9 309 #define USB30_SEC_GDSC 10 310 311 #endif 312
Indexes created Tue Sep 30 17:09:57 GMT 2025