HomeSort by: relevance | last modified time | path
    Searched refs:MIPS32 (Results 1 - 18 of 18) sorted by relevancy

  /src/sys/arch/mips/mips/
loongson2_subr.S 6 #undef MIPS32
mips32r2_subr.S 6 #undef MIPS32
mips3_subr.S 6 #undef MIPS32
mips64_subr.S 6 #undef MIPS32
mips64r2_subr.S 6 #undef MIPS32
mips_stacktrace.c 93 #ifdef MIPS32
155 #if defined(MIPS32) /* MIPS32 family (mips-III CPU) */
161 #endif /* MIPS32 */
mips_machdep.c 175 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
176 #include <mips/mipsNN.h> /* MIPS32/MIPS64 registers */
196 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
230 #if defined(MIPS32)
290 #define MIPS64_FLAGS MIPS32_FLAGS /* same as MIPS32 flags (for now) */
862 #if defined(MIPS32)
875 /* MIPS32 interrupt exception handler */
911 #endif /* MIPS32 */
926 /* MIPS32 interrupt exception handler */
1187 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) >
    [all...]
cache.c 98 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
99 #include <mips/mipsNN.h> /* MIPS32/MIPS64 registers */
126 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
130 #if (MIPS1 + MIPS3 + MIPS4 + MIPS32 + MIPS64 + MIPS32R2 + MIPS64R2) > 0
201 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
1058 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
1066 /* MIPS32/MIPS64, use coprocessor 0 config registers */
1094 panic("reserved MIPS32/64 Dcache line size");
1098 panic("reserved MIPS32/64 Dcache sets per way");
1122 panic("reserved MIPS32/64 Icache line size")
    [all...]
db_interface.c 82 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
85 #endif /* (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0 */
348 ".set mips32 \n\t" \
389 ".set mips32 \n\t" \
510 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
529 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
632 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
771 #endif /* (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0 */
916 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
923 #endif /* (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0 *
    [all...]
mips_fixup.c 52 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
471 #if (MIPS3 + MIPS4 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
537 #if (MIPS3 + MIPS4 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
lock_stubs_llsc.S 52 #if defined(MIPS32)
53 .set mips32 define
cpu_subr.c 1064 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
1198 #endif /* (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0 */
1200 #if (MIPS2 + MIPS3 + MIPS4 + MIPS5 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
1226 * [1] MIPS32 Architecture For Programmers, Volume II: The
1227 * MIPS32 Instruction Set, Document Number: MD00086,
locore_mips3.S 260 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
263 .set mips32 define
530 #endif /* (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0 */
fp.S 337 PTR_WORD movcf_s # func 17 21 MOVCF.S MIPS32
338 PTR_WORD movz_s # func 18 22 MOVZ.S MIPS32
339 PTR_WORD movn_s # func 19 23 MOVN.S MIPS32
403 PTR_WORD movcf_d # func 17 21 MOVCF.D MIPS32
404 PTR_WORD movz_d # func 18 22 MOVZ.D MIPS32
405 PTR_WORD movn_d # func 19 23 MOVN.D MIPS32
602 PTR_WORD movcf_ps # func 17 21 MOVCF.PS MIPS32
603 PTR_WORD movz_ps # func 18 22 MOVZ.PS MIPS32
604 PTR_WORD movn_ps # func 19 23 MOVN.PS MIPS32
locore.S 824 #if (MIPS1 + MIPS32 + MIPS32R2) == 0
mipsX_subr.S 173 #if (MIPS3 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) != 1
177 #if (MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) > 0
190 #elif (MIPS32 + MIPS32R2) > 0
192 #error MIPS32 and MIPS32R2 can't run 64-bit kernels.
247 #if defined(MIPS32)
248 .set mips32 define
274 #if defined(MIPS32)
653 * Handle MIPS32/MIPS64 style interrupt exception vector.
  /src/sys/arch/mips/include/
locore.h 62 #define MIPS32 1
69 #if (MIPS1 + MIPS3 + MIPS4 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) == 0
70 #error at least one of MIPS1, MIPS3, MIPS4, MIPS32, MIPS32R2, MIPS64, or MIPS64R2 must be specified
75 || defined(MIPS32) || defined(MIPS32R2) \
79 #if !defined(MIPS32) && !defined(MIPS32R2)
158 #define CPU_MIPS_NO_WAIT 0x00200 /* Inverse of previous, for mips32/64 */
170 #if ((MIPS1 + MIPS3 + MIPS4 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) == 1) || defined(_LOCORE)
220 #elif defined(MIPS32)
730 /* pre-MIPS32/64 */
735 /* MIPS32/64 *
    [all...]
cpuregs.h 156 # if (MIPS1 + MIPS3 + MIPS32 + MIPS64) == 0
163 #elif (MIPS32 + MIPS64) > 0
288 #define MIPS3_SR_NMI 0x00080000 /* MIPS32/64 */
484 * MIPS32/MIPS64 (and some MIPS3) dedicated interrupt vector.
604 #define MIPS_COP_0_WATCH_LO1 _(18), 1 /* MIPS32/64 optional */
606 #define MIPS_COP_0_WATCH_HI1 _(19), 1 /* MIPS32/64 optional */
617 /* MIPS32/64 */
834 #if (MIPS3 + MIPS4 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) == 0 && MIPS1 != 0
840 #if (MIPS3 + MIPS4 + MIPS32 + MIPS32R2 + MIPS64 + MIPS64R2) != 0 && MIPS1 == 0
942 * CPU processor revision IDs for company ID == 0 (non mips32/64 chips
    [all...]

Completed in 119 milliseconds