Home | History | Annotate | Line # | Download | only in bfin 
      1 //Original:/proj/frio/dv/testcases/core/c_interr_nmi/c_interr_nmi.dsp
      2 // Spec Reference: progctrl raise rti rtn
      3 # mach: bfin
      4 # sim: --environment operating
      5 
      6 #include "test.h"
      7 .include "testutils.inc"
      8 start
      9 
     10 include(std.inc)
     11 include(selfcheck.inc)
     12 include(gen_int.inc)
     13 INIT_R_REGS(0);
     14 INIT_P_REGS(0);
     15 INIT_I_REGS(0);     // initialize the dsp address regs
     16 INIT_M_REGS(0);
     17 INIT_L_REGS(0);
     18 INIT_B_REGS(0);
     19 //CHECK_INIT(p5, 0xe0000000);
     20 include(symtable.inc)
     21 CHECK_INIT_DEF(p5);
     22 
     23 #ifndef STACKSIZE
     24 #define STACKSIZE 0x10
     25 #endif
     26 #ifndef EVT
     27 #define EVT  0xFFE02000
     28 #endif
     29 #ifndef EVT15
     30 #define EVT15  0xFFE0203C
     31 #endif
     32 #ifndef EVT_OVERRIDE
     33 #define EVT_OVERRIDE 0xFFE02100
     34 #endif
     35 #ifndef ITABLE
     36 #define ITABLE 0xF0000000
     37 #endif
     38 
     39 GEN_INT_INIT(ITABLE) // set location for interrupt table
     40 
     41 //
     42 // Reset/Bootstrap Code
     43 //   (Here we should set the processor operating modes, initialize registers,
     44 //    etc.)
     45 //
     46 
     47 BOOT:
     48 
     49 
     50 LD32_LABEL(sp, KSTACK);   // setup the stack pointer
     51 FP = SP;        // and frame pointer
     52 
     53 LD32(p0, EVT);      // Setup Event Vectors and Handlers
     54 LD32_LABEL(r0, EHANDLE);  // Emulation Handler (Int0)
     55     [ P0 ++ ] = R0;
     56 
     57 LD32_LABEL(r0, RHANDLE);  // Reset Handler (Int1)
     58     [ P0 ++ ] = R0;
     59 
     60 LD32_LABEL(r0, NHANDLE);  // NMI Handler (Int2)
     61     [ P0 ++ ] = R0;
     62 
     63 LD32_LABEL(r0, XHANDLE);  // Exception Handler (Int3)
     64     [ P0 ++ ] = R0;
     65 
     66     [ P0 ++ ] = R0;        // IVT4 not used
     67 
     68 LD32_LABEL(r0, HWHANDLE); // HW Error Handler (Int5)
     69     [ P0 ++ ] = R0;
     70 
     71 LD32_LABEL(r0, THANDLE);  // Timer Handler (Int6)
     72     [ P0 ++ ] = R0;
     73 
     74 LD32_LABEL(r0, I7HANDLE); // IVG7 Handler
     75     [ P0 ++ ] = R0;
     76 
     77 LD32_LABEL(r0, I8HANDLE); // IVG8 Handler
     78     [ P0 ++ ] = R0;
     79 
     80 LD32_LABEL(r0, I9HANDLE); // IVG9 Handler
     81     [ P0 ++ ] = R0;
     82 
     83 LD32_LABEL(r0, I10HANDLE);// IVG10 Handler
     84     [ P0 ++ ] = R0;
     85 
     86 LD32_LABEL(r0, I11HANDLE);// IVG11 Handler
     87     [ P0 ++ ] = R0;
     88 
     89 LD32_LABEL(r0, I12HANDLE);// IVG12 Handler
     90     [ P0 ++ ] = R0;
     91 
     92 LD32_LABEL(r0, I13HANDLE);// IVG13 Handler
     93     [ P0 ++ ] = R0;
     94 
     95 LD32_LABEL(r0, I14HANDLE);// IVG14 Handler
     96     [ P0 ++ ] = R0;
     97 
     98 LD32_LABEL(r0, I15HANDLE);// IVG15 Handler
     99     [ P0 ++ ] = R0;
    100 
    101 LD32(p0, EVT_OVERRIDE);
    102     R0 = 0;
    103     [ P0 ++ ] = R0;
    104     R0 = -1;     // Change this to mask interrupts (*)
    105     [ P0 ] = R0;   // IMASK
    106 
    107 DUMMY:
    108 
    109     R0 = 0 (Z);
    110 
    111 LT0 = r0;       // set loop counters to something deterministic
    112 LB0 = r0;
    113 LC0 = r0;
    114 LT1 = r0;
    115 LB1 = r0;
    116 LC1 = r0;
    117 
    118 ASTAT = r0;     // reset other internal regs
    119 
    120 // The following code sets up the test for running in USER mode
    121 
    122 LD32_LABEL(r0, STARTUSER);// One gets to user mode by doing a
    123                         // ReturnFromInterrupt (RTI)
    124 RETI = r0;      // We need to load the return address
    125 
    126 // Comment the following line for a USER Mode test
    127 
    128 JUMP    STARTSUP;   // jump to code start for SUPERVISOR mode
    129 
    130 RTI;
    131 
    132 STARTSUP:
    133 LD32_LABEL(p1, BEGIN);
    134 
    135 LD32(p0, EVT15);
    136     [ P0 ] = P1;   // IVG15 (General) handler (Int 15) load with start
    137 CSYNC;
    138 RAISE 15;       // after we RTI, INT 15 should be taken
    139 
    140 NOP;    // Workaround for Bug 217
    141 RTI;
    142 
    143 //
    144 // The Main Program
    145 //
    146 STARTUSER:
    147 LD32_LABEL(sp, USTACK);   // setup the stack pointer
    148 FP = SP;            // set frame pointer
    149 JUMP BEGIN;
    150 
    151 //*********************************************************************
    152 
    153 BEGIN:
    154 
    155                 // COMMENT the following line for USER MODE tests
    156     [ -- SP ] = RETI;  // enable interrupts in supervisor mode
    157 
    158                 // **** YOUR CODE GOES HERE ****
    159 
    160 
    161 
    162     // PUT YOUR TEST HERE!
    163                 // Can't Raise 0, 3, or 4
    164                 // Raise 1 requires some intelligence so the test
    165                 //  doesn't loop forever - use SFTRESET bit in SEQSTAT (TBD)
    166 R0 = 0;
    167 R1 = 0;
    168 R2 = 0;
    169 R3 = 0;
    170 R4 = 0;
    171 R5 = 0;
    172 R6 = 0;
    173 R7 = 0;
    174 
    175 RAISE 2;    // RTN
    176 RAISE 5;    // RTI
    177 RAISE 6;    // RTI
    178 RAISE 7;    // RTI
    179 RAISE 8;    // RTI
    180 RAISE 9;    // RTI
    181 RAISE 10;   // RTI
    182 RAISE 11;   // RTI
    183 RAISE 12;   // RTI
    184 RAISE 13;   // RTI
    185 RAISE 14;   // RTI
    186 RAISE 15;   // RTI
    187 
    188 CHECKREG(r0, 0x0000000B);
    189 CHECKREG(r1, 0x0000001A);
    190 CHECKREG(r2, 0x00000024);
    191 CHECKREG(r3, 0x00000028);
    192 CHECKREG(r4, 0x0000000E);
    193 CHECKREG(r5, 0x00000010);
    194 CHECKREG(r6, 0x00000012);
    195 CHECKREG(r7, 0x00000014);
    196 R0 = I0;
    197 R1 = I1;
    198 R2 = I2;
    199 R3 = I3;
    200 R4 = M0;
    201 CHECKREG(r0, 0x0000000B);
    202 CHECKREG(r1, 0x0000000E);
    203 CHECKREG(r2, 0x00000017);
    204 CHECKREG(r3, 0x0000001A);
    205 CHECKREG(r4, 0x0000000E);
    206 
    207 ( R7:0 ) = [ SP ++ ];         // pop
    208 
    209 CHECKREG(r0, 0x00000001);
    210 CHECKREG(r1, 0x00000002);
    211 CHECKREG(r2, 0x00000000);
    212 CHECKREG(r3, 0x00000000);
    213 CHECKREG(r4, 0x00000000);
    214 CHECKREG(r5, 0x00000000);
    215 CHECKREG(r6, 0x00000000);
    216 CHECKREG(r7, 0x00000000);
    217 END:
    218 dbg_pass;            // End the test
    219 
    220 //*********************************************************************
    221 
    222 //
    223 // Handlers for Events
    224 //
    225 
    226 EHANDLE:            // Emulation Handler 0
    227 RTE;
    228 
    229 RHANDLE:            // Reset Handler 1
    230 RTI;
    231 
    232 NHANDLE:            // NMI Handler 2
    233     R0 += 1;
    234     R1 += 2;
    235 RAISE 5;    // RTI
    236 RAISE 6;    // RTI
    237 RAISE 7;    // RTI
    238 RAISE 8;    // RTI
    239 RAISE 9;    // RTI
    240 RAISE 10;   // RTI
    241 RAISE 11;   // RTI
    242 RAISE 12;   // RTI
    243 RAISE 13;   // RTI
    244 RAISE 14;   // RTI
    245 RAISE 15;   // RTI
    246     [ -- SP ] = ( R7:0 );      // push
    247 RTN;
    248 
    249 XHANDLE:            // Exception Handler 3
    250     R1 = 3;
    251 RTX;
    252 
    253 HWHANDLE:           // HW Error Handler 5
    254     R2 += 5;
    255 RTI;
    256 
    257 THANDLE:            // Timer Handler 6
    258     R3 += 6;
    259 RTI;
    260 
    261 I7HANDLE:           // IVG 7 Handler
    262     R4 += 7;
    263 RTI;
    264 
    265 I8HANDLE:           // IVG 8 Handler
    266     R5 += 8;
    267 RTI;
    268 
    269 I9HANDLE:           // IVG 9 Handler
    270     R6 += 9;
    271 RTI;
    272 
    273 I10HANDLE:          // IVG 10 Handler
    274     R7 += 10;
    275 RTI;
    276 
    277 I11HANDLE:          // IVG 11 Handler
    278     I0 = R0;
    279     I1 = R1;
    280     I2 = R2;
    281     I3 = R3;
    282     M0 = R4;
    283     R0 = 11;
    284 RTI;
    285 
    286 I12HANDLE:          // IVG 12 Handler
    287     R1 += 12;
    288 RTI;
    289 
    290 I13HANDLE:          // IVG 13 Handler
    291     R2 += 13;
    292 RTI;
    293 
    294 I14HANDLE:          // IVG 14 Handler
    295     R3 += 14;
    296 RTI;
    297 
    298 I15HANDLE:          // IVG 15 Handler
    299     R4 += 15;
    300 RTI;
    301 
    302 NOP;NOP;NOP;NOP;NOP;NOP;NOP; // needed for icache bug
    303 
    304 //
    305 // Data Segment
    306 //
    307 
    308 .data
    309 DATA:
    310     .space (0x10);
    311 
    312 // Stack Segments (Both Kernel and User)
    313 
    314     .space (STACKSIZE);
    315 KSTACK:
    316 
    317     .space (STACKSIZE);
    318 USTACK:
    319