1 /* $NetBSD: cl9097.h,v 1.2 2021/12/18 23:45:33 riastradh Exp $ */ 2 3 /* SPDX-License-Identifier: MIT */ 4 #ifndef __NVIF_CL9097_H__ 5 #define __NVIF_CL9097_H__ 6 7 #define FERMI_A_ZBC_COLOR 0x00 8 #define FERMI_A_ZBC_DEPTH 0x01 9 10 struct fermi_a_zbc_color_v0 { 11 __u8 version; 12 #define FERMI_A_ZBC_COLOR_V0_FMT_ZERO 0x01 13 #define FERMI_A_ZBC_COLOR_V0_FMT_UNORM_ONE 0x02 14 #define FERMI_A_ZBC_COLOR_V0_FMT_RF32_GF32_BF32_AF32 0x04 15 #define FERMI_A_ZBC_COLOR_V0_FMT_R16_G16_B16_A16 0x08 16 #define FERMI_A_ZBC_COLOR_V0_FMT_RN16_GN16_BN16_AN16 0x0c 17 #define FERMI_A_ZBC_COLOR_V0_FMT_RS16_GS16_BS16_AS16 0x10 18 #define FERMI_A_ZBC_COLOR_V0_FMT_RU16_GU16_BU16_AU16 0x14 19 #define FERMI_A_ZBC_COLOR_V0_FMT_RF16_GF16_BF16_AF16 0x16 20 #define FERMI_A_ZBC_COLOR_V0_FMT_A8R8G8B8 0x18 21 #define FERMI_A_ZBC_COLOR_V0_FMT_A8RL8GL8BL8 0x1c 22 #define FERMI_A_ZBC_COLOR_V0_FMT_A2B10G10R10 0x20 23 #define FERMI_A_ZBC_COLOR_V0_FMT_AU2BU10GU10RU10 0x24 24 #define FERMI_A_ZBC_COLOR_V0_FMT_A8B8G8R8 0x28 25 #define FERMI_A_ZBC_COLOR_V0_FMT_A8BL8GL8RL8 0x2c 26 #define FERMI_A_ZBC_COLOR_V0_FMT_AN8BN8GN8RN8 0x30 27 #define FERMI_A_ZBC_COLOR_V0_FMT_AS8BS8GS8RS8 0x34 28 #define FERMI_A_ZBC_COLOR_V0_FMT_AU8BU8GU8RU8 0x38 29 #define FERMI_A_ZBC_COLOR_V0_FMT_A2R10G10B10 0x3c 30 #define FERMI_A_ZBC_COLOR_V0_FMT_BF10GF11RF11 0x40 31 __u8 format; 32 __u8 index; 33 __u8 pad03[5]; 34 __u32 ds[4]; 35 __u32 l2[4]; 36 }; 37 38 struct fermi_a_zbc_depth_v0 { 39 __u8 version; 40 #define FERMI_A_ZBC_DEPTH_V0_FMT_FP32 0x01 41 __u8 format; 42 __u8 index; 43 __u8 pad03[5]; 44 __u32 ds; 45 __u32 l2; 46 }; 47 #endif 48
Indexes created Sat Sep 20 22:09:52 GMT 2025