1/* $NetBSD: qcom,gcc-msm8909.h,v 1.1.1.1 2026/01/18 05:21:34 skrll Exp $ */ 2 3/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 4/* 5 * Copyright (C) 2022 Kernkonzept GmbH. 6 */ 7 8#ifndef _DT_BINDINGS_CLK_QCOM_GCC_8909_H 9#define _DT_BINDINGS_CLK_QCOM_GCC_8909_H 10 11/* PLLs */ 12#define GPLL0_EARLY 0 13#define GPLL0 1 14#define GPLL1 2 15#define GPLL1_VOTE 3 16#define GPLL2_EARLY 4 17#define GPLL2 5 18#define BIMC_PLL_EARLY 6 19#define BIMC_PLL 7 20 21/* RCGs */ 22#define APSS_AHB_CLK_SRC 8 23#define BIMC_DDR_CLK_SRC 9 24#define BIMC_GPU_CLK_SRC 10 25#define BLSP1_QUP1_I2C_APPS_CLK_SRC 11 26#define BLSP1_QUP1_SPI_APPS_CLK_SRC 12 27#define BLSP1_QUP2_I2C_APPS_CLK_SRC 13 28#define BLSP1_QUP2_SPI_APPS_CLK_SRC 14 29#define BLSP1_QUP3_I2C_APPS_CLK_SRC 15 30#define BLSP1_QUP3_SPI_APPS_CLK_SRC 16 31#define BLSP1_QUP4_I2C_APPS_CLK_SRC 17 32#define BLSP1_QUP4_SPI_APPS_CLK_SRC 18 33#define BLSP1_QUP5_I2C_APPS_CLK_SRC 19 34#define BLSP1_QUP5_SPI_APPS_CLK_SRC 20 35#define BLSP1_QUP6_I2C_APPS_CLK_SRC 21 36#define BLSP1_QUP6_SPI_APPS_CLK_SRC 22 37#define BLSP1_UART1_APPS_CLK_SRC 23 38#define BLSP1_UART2_APPS_CLK_SRC 24 39#define BYTE0_CLK_SRC 25 40#define CAMSS_GP0_CLK_SRC 26 41#define CAMSS_GP1_CLK_SRC 27 42#define CAMSS_TOP_AHB_CLK_SRC 28 43#define CODEC_DIGCODEC_CLK_SRC 29 44#define CRYPTO_CLK_SRC 30 45#define CSI0_CLK_SRC 31 46#define CSI0PHYTIMER_CLK_SRC 32 47#define CSI1_CLK_SRC 33 48#define ESC0_CLK_SRC 34 49#define GFX3D_CLK_SRC 35 50#define GP1_CLK_SRC 36 51#define GP2_CLK_SRC 37 52#define GP3_CLK_SRC 38 53#define MCLK0_CLK_SRC 39 54#define MCLK1_CLK_SRC 40 55#define MDP_CLK_SRC 41 56#define PCLK0_CLK_SRC 42 57#define PCNOC_BFDCD_CLK_SRC 43 58#define PDM2_CLK_SRC 44 59#define SDCC1_APPS_CLK_SRC 45 60#define SDCC2_APPS_CLK_SRC 46 61#define SYSTEM_NOC_BFDCD_CLK_SRC 47 62#define ULTAUDIO_AHBFABRIC_CLK_SRC 48 63#define ULTAUDIO_LPAIF_AUX_I2S_CLK_SRC 49 64#define ULTAUDIO_LPAIF_PRI_I2S_CLK_SRC 50 65#define ULTAUDIO_LPAIF_SEC_I2S_CLK_SRC 51 66#define ULTAUDIO_XO_CLK_SRC 52 67#define USB_HS_SYSTEM_CLK_SRC 53 68#define VCODEC0_CLK_SRC 54 69#define VFE0_CLK_SRC 55 70#define VSYNC_CLK_SRC 56 71 72/* Voteable Clocks */ 73#define GCC_APSS_TCU_CLK 57 74#define GCC_BLSP1_AHB_CLK 58 75#define GCC_BLSP1_SLEEP_CLK 59 76#define GCC_BOOT_ROM_AHB_CLK 60 77#define GCC_CRYPTO_CLK 61 78#define GCC_CRYPTO_AHB_CLK 62 79#define GCC_CRYPTO_AXI_CLK 63 80#define GCC_GFX_TBU_CLK 64 81#define GCC_GFX_TCU_CLK 65 82#define GCC_GTCU_AHB_CLK 66 83#define GCC_MDP_TBU_CLK 67 84#define GCC_PRNG_AHB_CLK 68 85#define GCC_SMMU_CFG_CLK 69 86#define GCC_VENUS_TBU_CLK 70 87#define GCC_VFE_TBU_CLK 71 88 89/* Branches */ 90#define GCC_BIMC_GFX_CLK 72 91#define GCC_BIMC_GPU_CLK 73 92#define GCC_BLSP1_QUP1_I2C_APPS_CLK 74 93#define GCC_BLSP1_QUP1_SPI_APPS_CLK 75 94#define GCC_BLSP1_QUP2_I2C_APPS_CLK 76 95#define GCC_BLSP1_QUP2_SPI_APPS_CLK 77 96#define GCC_BLSP1_QUP3_I2C_APPS_CLK 78 97#define GCC_BLSP1_QUP3_SPI_APPS_CLK 79 98#define GCC_BLSP1_QUP4_I2C_APPS_CLK 80 99#define GCC_BLSP1_QUP4_SPI_APPS_CLK 81 100#define GCC_BLSP1_QUP5_I2C_APPS_CLK 82 101#define GCC_BLSP1_QUP5_SPI_APPS_CLK 83 102#define GCC_BLSP1_QUP6_I2C_APPS_CLK 84 103#define GCC_BLSP1_QUP6_SPI_APPS_CLK 85 104#define GCC_BLSP1_UART1_APPS_CLK 86 105#define GCC_BLSP1_UART2_APPS_CLK 87 106#define GCC_CAMSS_AHB_CLK 88 107#define GCC_CAMSS_CSI0_CLK 89 108#define GCC_CAMSS_CSI0_AHB_CLK 90 109#define GCC_CAMSS_CSI0PHY_CLK 91 110#define GCC_CAMSS_CSI0PHYTIMER_CLK 92 111#define GCC_CAMSS_CSI0PIX_CLK 93 112#define GCC_CAMSS_CSI0RDI_CLK 94 113#define GCC_CAMSS_CSI1_CLK 95 114#define GCC_CAMSS_CSI1_AHB_CLK 96 115#define GCC_CAMSS_CSI1PHY_CLK 97 116#define GCC_CAMSS_CSI1PIX_CLK 98 117#define GCC_CAMSS_CSI1RDI_CLK 99 118#define GCC_CAMSS_CSI_VFE0_CLK 100 119#define GCC_CAMSS_GP0_CLK 101 120#define GCC_CAMSS_GP1_CLK 102 121#define GCC_CAMSS_ISPIF_AHB_CLK 103 122#define GCC_CAMSS_MCLK0_CLK 104 123#define GCC_CAMSS_MCLK1_CLK 105 124#define GCC_CAMSS_TOP_AHB_CLK 106 125#define GCC_CAMSS_VFE0_CLK 107 126#define GCC_CAMSS_VFE_AHB_CLK 108 127#define GCC_CAMSS_VFE_AXI_CLK 109 128#define GCC_CODEC_DIGCODEC_CLK 110 129#define GCC_GP1_CLK 111 130#define GCC_GP2_CLK 112 131#define GCC_GP3_CLK 113 132#define GCC_MDSS_AHB_CLK 114 133#define GCC_MDSS_AXI_CLK 115 134#define GCC_MDSS_BYTE0_CLK 116 135#define GCC_MDSS_ESC0_CLK 117 136#define GCC_MDSS_MDP_CLK 118 137#define GCC_MDSS_PCLK0_CLK 119 138#define GCC_MDSS_VSYNC_CLK 120 139#define GCC_MSS_CFG_AHB_CLK 121 140#define GCC_MSS_Q6_BIMC_AXI_CLK 122 141#define GCC_OXILI_AHB_CLK 123 142#define GCC_OXILI_GFX3D_CLK 124 143#define GCC_PDM2_CLK 125 144#define GCC_PDM_AHB_CLK 126 145#define GCC_SDCC1_AHB_CLK 127 146#define GCC_SDCC1_APPS_CLK 128 147#define GCC_SDCC2_AHB_CLK 129 148#define GCC_SDCC2_APPS_CLK 130 149#define GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CLK 131 150#define GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CLK 132 151#define GCC_ULTAUDIO_AVSYNC_XO_CLK 133 152#define GCC_ULTAUDIO_LPAIF_AUX_I2S_CLK 134 153#define GCC_ULTAUDIO_LPAIF_PRI_I2S_CLK 135 154#define GCC_ULTAUDIO_LPAIF_SEC_I2S_CLK 136 155#define GCC_ULTAUDIO_PCNOC_MPORT_CLK 137 156#define GCC_ULTAUDIO_PCNOC_SWAY_CLK 138 157#define GCC_ULTAUDIO_STC_XO_CLK 139 158#define GCC_USB2A_PHY_SLEEP_CLK 140 159#define GCC_USB_HS_AHB_CLK 141 160#define GCC_USB_HS_PHY_CFG_AHB_CLK 142 161#define GCC_USB_HS_SYSTEM_CLK 143 162#define GCC_VENUS0_AHB_CLK 144 163#define GCC_VENUS0_AXI_CLK 145 164#define GCC_VENUS0_CORE0_VCODEC0_CLK 146 165#define GCC_VENUS0_VCODEC0_CLK 147 166 167/* Resets */ 168#define GCC_AUDIO_CORE_BCR 0 169#define GCC_BLSP1_BCR 1 170#define GCC_BLSP1_QUP1_BCR 2 171#define GCC_BLSP1_QUP2_BCR 3 172#define GCC_BLSP1_QUP3_BCR 4 173#define GCC_BLSP1_QUP4_BCR 5 174#define GCC_BLSP1_QUP5_BCR 6 175#define GCC_BLSP1_QUP6_BCR 7 176#define GCC_BLSP1_UART1_BCR 8 177#define GCC_BLSP1_UART2_BCR 9 178#define GCC_CAMSS_CSI0_BCR 10 179#define GCC_CAMSS_CSI0PHY_BCR 11 180#define GCC_CAMSS_CSI0PIX_BCR 12 181#define GCC_CAMSS_CSI0RDI_BCR 13 182#define GCC_CAMSS_CSI1_BCR 14 183#define GCC_CAMSS_CSI1PHY_BCR 15 184#define GCC_CAMSS_CSI1PIX_BCR 16 185#define GCC_CAMSS_CSI1RDI_BCR 17 186#define GCC_CAMSS_CSI_VFE0_BCR 18 187#define GCC_CAMSS_GP0_BCR 19 188#define GCC_CAMSS_GP1_BCR 20 189#define GCC_CAMSS_ISPIF_BCR 21 190#define GCC_CAMSS_MCLK0_BCR 22 191#define GCC_CAMSS_MCLK1_BCR 23 192#define GCC_CAMSS_PHY0_BCR 24 193#define GCC_CAMSS_TOP_BCR 25 194#define GCC_CAMSS_TOP_AHB_BCR 26 195#define GCC_CAMSS_VFE_BCR 27 196#define GCC_CRYPTO_BCR 28 197#define GCC_MDSS_BCR 29 198#define GCC_OXILI_BCR 30 199#define GCC_PDM_BCR 31 200#define GCC_PRNG_BCR 32 201#define GCC_QUSB2_PHY_BCR 33 202#define GCC_SDCC1_BCR 34 203#define GCC_SDCC2_BCR 35 204#define GCC_ULT_AUDIO_BCR 36 205#define GCC_USB2A_PHY_BCR 37 206#define GCC_USB2_HS_PHY_ONLY_BCR 38 207#define GCC_USB_HS_BCR 39 208#define GCC_VENUS0_BCR 40 209 210/* Subsystem Restart */ 211#define GCC_MSS_RESTART 41 212 213/* Power Domains */ 214#define MDSS_GDSC 0 215#define OXILI_GDSC 1 216#define VENUS_GDSC 2 217#define VENUS_CORE0_GDSC 3 218#define VFE_GDSC 4 219 220#endif 221