1 /* $NetBSD: qcom,gcc-sc8280xp.h,v 1.1.1.1 2026/01/18 05:21:35 skrll Exp $ */ 2 3 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 4 /* 5 * Copyright (c) 2021, The Linux Foundation. All rights reserved. 6 * Copyright (c) 2022, Linaro Ltd. 7 */ 8 9 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_DIREWOLF_H 10 #define _DT_BINDINGS_CLK_QCOM_GCC_DIREWOLF_H 11 12 /* GCC clocks */ 13 #define GCC_GPLL0 0 14 #define GCC_GPLL0_OUT_EVEN 1 15 #define GCC_GPLL2 2 16 #define GCC_GPLL4 3 17 #define GCC_GPLL7 4 18 #define GCC_GPLL8 5 19 #define GCC_GPLL9 6 20 #define GCC_AGGRE_NOC_PCIE0_TUNNEL_AXI_CLK 7 21 #define GCC_AGGRE_NOC_PCIE1_TUNNEL_AXI_CLK 8 22 #define GCC_AGGRE_NOC_PCIE_4_AXI_CLK 9 23 #define GCC_AGGRE_NOC_PCIE_SOUTH_SF_AXI_CLK 10 24 #define GCC_AGGRE_UFS_CARD_AXI_CLK 11 25 #define GCC_AGGRE_UFS_PHY_AXI_CLK 12 26 #define GCC_AGGRE_USB3_MP_AXI_CLK 13 27 #define GCC_AGGRE_USB3_PRIM_AXI_CLK 14 28 #define GCC_AGGRE_USB3_SEC_AXI_CLK 15 29 #define GCC_AGGRE_USB4_1_AXI_CLK 16 30 #define GCC_AGGRE_USB4_AXI_CLK 17 31 #define GCC_AGGRE_USB_NOC_AXI_CLK 18 32 #define GCC_AGGRE_USB_NOC_NORTH_AXI_CLK 19 33 #define GCC_AGGRE_USB_NOC_SOUTH_AXI_CLK 20 34 #define GCC_AHB2PHY0_CLK 21 35 #define GCC_AHB2PHY2_CLK 22 36 #define GCC_BOOT_ROM_AHB_CLK 23 37 #define GCC_CAMERA_AHB_CLK 24 38 #define GCC_CAMERA_HF_AXI_CLK 25 39 #define GCC_CAMERA_SF_AXI_CLK 26 40 #define GCC_CAMERA_THROTTLE_NRT_AXI_CLK 27 41 #define GCC_CAMERA_THROTTLE_RT_AXI_CLK 28 42 #define GCC_CAMERA_THROTTLE_XO_CLK 29 43 #define GCC_CAMERA_XO_CLK 30 44 #define GCC_CFG_NOC_USB3_MP_AXI_CLK 31 45 #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 32 46 #define GCC_CFG_NOC_USB3_SEC_AXI_CLK 33 47 #define GCC_CNOC_PCIE0_TUNNEL_CLK 34 48 #define GCC_CNOC_PCIE1_TUNNEL_CLK 35 49 #define GCC_CNOC_PCIE4_QX_CLK 36 50 #define GCC_DDRSS_GPU_AXI_CLK 37 51 #define GCC_DDRSS_PCIE_SF_TBU_CLK 38 52 #define GCC_DISP1_AHB_CLK 39 53 #define GCC_DISP1_HF_AXI_CLK 40 54 #define GCC_DISP1_SF_AXI_CLK 41 55 #define GCC_DISP1_THROTTLE_NRT_AXI_CLK 42 56 #define GCC_DISP1_THROTTLE_RT_AXI_CLK 43 57 #define GCC_DISP1_XO_CLK 44 58 #define GCC_DISP_AHB_CLK 45 59 #define GCC_DISP_HF_AXI_CLK 46 60 #define GCC_DISP_SF_AXI_CLK 47 61 #define GCC_DISP_THROTTLE_NRT_AXI_CLK 48 62 #define GCC_DISP_THROTTLE_RT_AXI_CLK 49 63 #define GCC_DISP_XO_CLK 50 64 #define GCC_EMAC0_AXI_CLK 51 65 #define GCC_EMAC0_PTP_CLK 52 66 #define GCC_EMAC0_PTP_CLK_SRC 53 67 #define GCC_EMAC0_RGMII_CLK 54 68 #define GCC_EMAC0_RGMII_CLK_SRC 55 69 #define GCC_EMAC0_SLV_AHB_CLK 56 70 #define GCC_EMAC1_AXI_CLK 57 71 #define GCC_EMAC1_PTP_CLK 58 72 #define GCC_EMAC1_PTP_CLK_SRC 59 73 #define GCC_EMAC1_RGMII_CLK 60 74 #define GCC_EMAC1_RGMII_CLK_SRC 61 75 #define GCC_EMAC1_SLV_AHB_CLK 62 76 #define GCC_GP1_CLK 63 77 #define GCC_GP1_CLK_SRC 64 78 #define GCC_GP2_CLK 65 79 #define GCC_GP2_CLK_SRC 66 80 #define GCC_GP3_CLK 67 81 #define GCC_GP3_CLK_SRC 68 82 #define GCC_GP4_CLK 69 83 #define GCC_GP4_CLK_SRC 70 84 #define GCC_GP5_CLK 71 85 #define GCC_GP5_CLK_SRC 72 86 #define GCC_GPU_CFG_AHB_CLK 73 87 #define GCC_GPU_GPLL0_CLK_SRC 74 88 #define GCC_GPU_GPLL0_DIV_CLK_SRC 75 89 #define GCC_GPU_IREF_EN 76 90 #define GCC_GPU_MEMNOC_GFX_CLK 77 91 #define GCC_GPU_SNOC_DVM_GFX_CLK 78 92 #define GCC_GPU_TCU_THROTTLE_AHB_CLK 79 93 #define GCC_GPU_TCU_THROTTLE_CLK 80 94 #define GCC_PCIE0_PHY_RCHNG_CLK 81 95 #define GCC_PCIE1_PHY_RCHNG_CLK 82 96 #define GCC_PCIE2A_PHY_RCHNG_CLK 83 97 #define GCC_PCIE2B_PHY_RCHNG_CLK 84 98 #define GCC_PCIE3A_PHY_RCHNG_CLK 85 99 #define GCC_PCIE3B_PHY_RCHNG_CLK 86 100 #define GCC_PCIE4_PHY_RCHNG_CLK 87 101 #define GCC_PCIE_0_AUX_CLK 88 102 #define GCC_PCIE_0_AUX_CLK_SRC 89 103 #define GCC_PCIE_0_CFG_AHB_CLK 90 104 #define GCC_PCIE_0_MSTR_AXI_CLK 91 105 #define GCC_PCIE_0_PHY_RCHNG_CLK_SRC 92 106 #define GCC_PCIE_0_PIPE_CLK 93 107 #define GCC_PCIE_0_SLV_AXI_CLK 94 108 #define GCC_PCIE_0_SLV_Q2A_AXI_CLK 95 109 #define GCC_PCIE_1_AUX_CLK 96 110 #define GCC_PCIE_1_AUX_CLK_SRC 97 111 #define GCC_PCIE_1_CFG_AHB_CLK 98 112 #define GCC_PCIE_1_MSTR_AXI_CLK 99 113 #define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 100 114 #define GCC_PCIE_1_PIPE_CLK 101 115 #define GCC_PCIE_1_SLV_AXI_CLK 102 116 #define GCC_PCIE_1_SLV_Q2A_AXI_CLK 103 117 #define GCC_PCIE_2A2B_CLKREF_CLK 104 118 #define GCC_PCIE_2A_AUX_CLK 105 119 #define GCC_PCIE_2A_AUX_CLK_SRC 106 120 #define GCC_PCIE_2A_CFG_AHB_CLK 107 121 #define GCC_PCIE_2A_MSTR_AXI_CLK 108 122 #define GCC_PCIE_2A_PHY_RCHNG_CLK_SRC 109 123 #define GCC_PCIE_2A_PIPE_CLK 110 124 #define GCC_PCIE_2A_PIPE_CLK_SRC 111 125 #define GCC_PCIE_2A_PIPE_DIV_CLK_SRC 112 126 #define GCC_PCIE_2A_PIPEDIV2_CLK 113 127 #define GCC_PCIE_2A_SLV_AXI_CLK 114 128 #define GCC_PCIE_2A_SLV_Q2A_AXI_CLK 115 129 #define GCC_PCIE_2B_AUX_CLK 116 130 #define GCC_PCIE_2B_AUX_CLK_SRC 117 131 #define GCC_PCIE_2B_CFG_AHB_CLK 118 132 #define GCC_PCIE_2B_MSTR_AXI_CLK 119 133 #define GCC_PCIE_2B_PHY_RCHNG_CLK_SRC 120 134 #define GCC_PCIE_2B_PIPE_CLK 121 135 #define GCC_PCIE_2B_PIPE_CLK_SRC 122 136 #define GCC_PCIE_2B_PIPE_DIV_CLK_SRC 123 137 #define GCC_PCIE_2B_PIPEDIV2_CLK 124 138 #define GCC_PCIE_2B_SLV_AXI_CLK 125 139 #define GCC_PCIE_2B_SLV_Q2A_AXI_CLK 126 140 #define GCC_PCIE_3A3B_CLKREF_CLK 127 141 #define GCC_PCIE_3A_AUX_CLK 128 142 #define GCC_PCIE_3A_AUX_CLK_SRC 129 143 #define GCC_PCIE_3A_CFG_AHB_CLK 130 144 #define GCC_PCIE_3A_MSTR_AXI_CLK 131 145 #define GCC_PCIE_3A_PHY_RCHNG_CLK_SRC 132 146 #define GCC_PCIE_3A_PIPE_CLK 133 147 #define GCC_PCIE_3A_PIPE_CLK_SRC 134 148 #define GCC_PCIE_3A_PIPE_DIV_CLK_SRC 135 149 #define GCC_PCIE_3A_PIPEDIV2_CLK 136 150 #define GCC_PCIE_3A_SLV_AXI_CLK 137 151 #define GCC_PCIE_3A_SLV_Q2A_AXI_CLK 138 152 #define GCC_PCIE_3B_AUX_CLK 139 153 #define GCC_PCIE_3B_AUX_CLK_SRC 140 154 #define GCC_PCIE_3B_CFG_AHB_CLK 141 155 #define GCC_PCIE_3B_MSTR_AXI_CLK 142 156 #define GCC_PCIE_3B_PHY_RCHNG_CLK_SRC 143 157 #define GCC_PCIE_3B_PIPE_CLK 144 158 #define GCC_PCIE_3B_PIPE_CLK_SRC 145 159 #define GCC_PCIE_3B_PIPE_DIV_CLK_SRC 146 160 #define GCC_PCIE_3B_PIPEDIV2_CLK 147 161 #define GCC_PCIE_3B_SLV_AXI_CLK 148 162 #define GCC_PCIE_3B_SLV_Q2A_AXI_CLK 149 163 #define GCC_PCIE_4_AUX_CLK 150 164 #define GCC_PCIE_4_AUX_CLK_SRC 151 165 #define GCC_PCIE_4_CFG_AHB_CLK 152 166 #define GCC_PCIE_4_CLKREF_CLK 153 167 #define GCC_PCIE_4_MSTR_AXI_CLK 154 168 #define GCC_PCIE_4_PHY_RCHNG_CLK_SRC 155 169 #define GCC_PCIE_4_PIPE_CLK 156 170 #define GCC_PCIE_4_PIPE_CLK_SRC 157 171 #define GCC_PCIE_4_PIPE_DIV_CLK_SRC 158 172 #define GCC_PCIE_4_PIPEDIV2_CLK 159 173 #define GCC_PCIE_4_SLV_AXI_CLK 160 174 #define GCC_PCIE_4_SLV_Q2A_AXI_CLK 161 175 #define GCC_PCIE_RSCC_AHB_CLK 162 176 #define GCC_PCIE_RSCC_XO_CLK 163 177 #define GCC_PCIE_RSCC_XO_CLK_SRC 164 178 #define GCC_PCIE_THROTTLE_CFG_CLK 165 179 #define GCC_PDM2_CLK 166 180 #define GCC_PDM2_CLK_SRC 167 181 #define GCC_PDM_AHB_CLK 168 182 #define GCC_PDM_XO4_CLK 169 183 #define GCC_QMIP_CAMERA_NRT_AHB_CLK 170 184 #define GCC_QMIP_CAMERA_RT_AHB_CLK 171 185 #define GCC_QMIP_DISP1_AHB_CLK 172 186 #define GCC_QMIP_DISP1_ROT_AHB_CLK 173 187 #define GCC_QMIP_DISP_AHB_CLK 174 188 #define GCC_QMIP_DISP_ROT_AHB_CLK 175 189 #define GCC_QMIP_VIDEO_CVP_AHB_CLK 176 190 #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 177 191 #define GCC_QUPV3_WRAP0_CORE_2X_CLK 178 192 #define GCC_QUPV3_WRAP0_CORE_CLK 179 193 #define GCC_QUPV3_WRAP0_QSPI0_CLK 180 194 #define GCC_QUPV3_WRAP0_S0_CLK 181 195 #define GCC_QUPV3_WRAP0_S0_CLK_SRC 182 196 #define GCC_QUPV3_WRAP0_S1_CLK 183 197 #define GCC_QUPV3_WRAP0_S1_CLK_SRC 184 198 #define GCC_QUPV3_WRAP0_S2_CLK 185 199 #define GCC_QUPV3_WRAP0_S2_CLK_SRC 186 200 #define GCC_QUPV3_WRAP0_S3_CLK 187 201 #define GCC_QUPV3_WRAP0_S3_CLK_SRC 188 202 #define GCC_QUPV3_WRAP0_S4_CLK 189 203 #define GCC_QUPV3_WRAP0_S4_CLK_SRC 190 204 #define GCC_QUPV3_WRAP0_S4_DIV_CLK_SRC 191 205 #define GCC_QUPV3_WRAP0_S5_CLK 192 206 #define GCC_QUPV3_WRAP0_S5_CLK_SRC 193 207 #define GCC_QUPV3_WRAP0_S6_CLK 194 208 #define GCC_QUPV3_WRAP0_S6_CLK_SRC 195 209 #define GCC_QUPV3_WRAP0_S7_CLK 196 210 #define GCC_QUPV3_WRAP0_S7_CLK_SRC 197 211 #define GCC_QUPV3_WRAP1_CORE_2X_CLK 198 212 #define GCC_QUPV3_WRAP1_CORE_CLK 199 213 #define GCC_QUPV3_WRAP1_QSPI0_CLK 200 214 #define GCC_QUPV3_WRAP1_S0_CLK 201 215 #define GCC_QUPV3_WRAP1_S0_CLK_SRC 202 216 #define GCC_QUPV3_WRAP1_S1_CLK 203 217 #define GCC_QUPV3_WRAP1_S1_CLK_SRC 204 218 #define GCC_QUPV3_WRAP1_S2_CLK 205 219 #define GCC_QUPV3_WRAP1_S2_CLK_SRC 206 220 #define GCC_QUPV3_WRAP1_S3_CLK 207 221 #define GCC_QUPV3_WRAP1_S3_CLK_SRC 208 222 #define GCC_QUPV3_WRAP1_S4_CLK 209 223 #define GCC_QUPV3_WRAP1_S4_CLK_SRC 210 224 #define GCC_QUPV3_WRAP1_S4_DIV_CLK_SRC 211 225 #define GCC_QUPV3_WRAP1_S5_CLK 212 226 #define GCC_QUPV3_WRAP1_S5_CLK_SRC 213 227 #define GCC_QUPV3_WRAP1_S6_CLK 214 228 #define GCC_QUPV3_WRAP1_S6_CLK_SRC 215 229 #define GCC_QUPV3_WRAP1_S7_CLK 216 230 #define GCC_QUPV3_WRAP1_S7_CLK_SRC 217 231 #define GCC_QUPV3_WRAP2_CORE_2X_CLK 218 232 #define GCC_QUPV3_WRAP2_CORE_CLK 219 233 #define GCC_QUPV3_WRAP2_QSPI0_CLK 220 234 #define GCC_QUPV3_WRAP2_S0_CLK 221 235 #define GCC_QUPV3_WRAP2_S0_CLK_SRC 222 236 #define GCC_QUPV3_WRAP2_S1_CLK 223 237 #define GCC_QUPV3_WRAP2_S1_CLK_SRC 224 238 #define GCC_QUPV3_WRAP2_S2_CLK 225 239 #define GCC_QUPV3_WRAP2_S2_CLK_SRC 226 240 #define GCC_QUPV3_WRAP2_S3_CLK 227 241 #define GCC_QUPV3_WRAP2_S3_CLK_SRC 228 242 #define GCC_QUPV3_WRAP2_S4_CLK 229 243 #define GCC_QUPV3_WRAP2_S4_CLK_SRC 230 244 #define GCC_QUPV3_WRAP2_S4_DIV_CLK_SRC 231 245 #define GCC_QUPV3_WRAP2_S5_CLK 232 246 #define GCC_QUPV3_WRAP2_S5_CLK_SRC 233 247 #define GCC_QUPV3_WRAP2_S6_CLK 234 248 #define GCC_QUPV3_WRAP2_S6_CLK_SRC 235 249 #define GCC_QUPV3_WRAP2_S7_CLK 236 250 #define GCC_QUPV3_WRAP2_S7_CLK_SRC 237 251 #define GCC_QUPV3_WRAP_0_M_AHB_CLK 238 252 #define GCC_QUPV3_WRAP_0_S_AHB_CLK 239 253 #define GCC_QUPV3_WRAP_1_M_AHB_CLK 240 254 #define GCC_QUPV3_WRAP_1_S_AHB_CLK 241 255 #define GCC_QUPV3_WRAP_2_M_AHB_CLK 242 256 #define GCC_QUPV3_WRAP_2_S_AHB_CLK 243 257 #define GCC_SDCC2_AHB_CLK 244 258 #define GCC_SDCC2_APPS_CLK 245 259 #define GCC_SDCC2_APPS_CLK_SRC 246 260 #define GCC_SDCC4_AHB_CLK 247 261 #define GCC_SDCC4_APPS_CLK 248 262 #define GCC_SDCC4_APPS_CLK_SRC 249 263 #define GCC_SYS_NOC_USB_AXI_CLK 250 264 #define GCC_UFS_1_CARD_CLKREF_CLK 251 265 #define GCC_UFS_CARD_AHB_CLK 252 266 #define GCC_UFS_CARD_AXI_CLK 253 267 #define GCC_UFS_CARD_AXI_CLK_SRC 254 268 #define GCC_UFS_CARD_CLKREF_CLK 255 269 #define GCC_UFS_CARD_ICE_CORE_CLK 256 270 #define GCC_UFS_CARD_ICE_CORE_CLK_SRC 257 271 #define GCC_UFS_CARD_PHY_AUX_CLK 258 272 #define GCC_UFS_CARD_PHY_AUX_CLK_SRC 259 273 #define GCC_UFS_CARD_RX_SYMBOL_0_CLK 260 274 #define GCC_UFS_CARD_RX_SYMBOL_0_CLK_SRC 261 275 #define GCC_UFS_CARD_RX_SYMBOL_1_CLK 262 276 #define GCC_UFS_CARD_RX_SYMBOL_1_CLK_SRC 263 277 #define GCC_UFS_CARD_TX_SYMBOL_0_CLK 264 278 #define GCC_UFS_CARD_TX_SYMBOL_0_CLK_SRC 265 279 #define GCC_UFS_CARD_UNIPRO_CORE_CLK 266 280 #define GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC 267 281 #define GCC_UFS_PHY_AHB_CLK 268 282 #define GCC_UFS_PHY_AXI_CLK 269 283 #define GCC_UFS_PHY_AXI_CLK_SRC 270 284 #define GCC_UFS_PHY_ICE_CORE_CLK 271 285 #define GCC_UFS_PHY_ICE_CORE_CLK_SRC 272 286 #define GCC_UFS_PHY_PHY_AUX_CLK 273 287 #define GCC_UFS_PHY_PHY_AUX_CLK_SRC 274 288 #define GCC_UFS_PHY_RX_SYMBOL_0_CLK 275 289 #define GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC 276 290 #define GCC_UFS_PHY_RX_SYMBOL_1_CLK 277 291 #define GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC 278 292 #define GCC_UFS_PHY_TX_SYMBOL_0_CLK 279 293 #define GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC 280 294 #define GCC_UFS_PHY_UNIPRO_CORE_CLK 281 295 #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 282 296 #define GCC_UFS_REF_CLKREF_CLK 283 297 #define GCC_USB2_HS0_CLKREF_CLK 284 298 #define GCC_USB2_HS1_CLKREF_CLK 285 299 #define GCC_USB2_HS2_CLKREF_CLK 286 300 #define GCC_USB2_HS3_CLKREF_CLK 287 301 #define GCC_USB30_MP_MASTER_CLK 288 302 #define GCC_USB30_MP_MASTER_CLK_SRC 289 303 #define GCC_USB30_MP_MOCK_UTMI_CLK 290 304 #define GCC_USB30_MP_MOCK_UTMI_CLK_SRC 291 305 #define GCC_USB30_MP_MOCK_UTMI_POSTDIV_CLK_SRC 292 306 #define GCC_USB30_MP_SLEEP_CLK 293 307 #define GCC_USB30_PRIM_MASTER_CLK 294 308 #define GCC_USB30_PRIM_MASTER_CLK_SRC 295 309 #define GCC_USB30_PRIM_MOCK_UTMI_CLK 296 310 #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 297 311 #define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 298 312 #define GCC_USB30_PRIM_SLEEP_CLK 299 313 #define GCC_USB30_SEC_MASTER_CLK 300 314 #define GCC_USB30_SEC_MASTER_CLK_SRC 301 315 #define GCC_USB30_SEC_MOCK_UTMI_CLK 302 316 #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 303 317 #define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC 304 318 #define GCC_USB30_SEC_SLEEP_CLK 305 319 #define GCC_USB34_PRIM_PHY_PIPE_CLK_SRC 306 320 #define GCC_USB34_SEC_PHY_PIPE_CLK_SRC 307 321 #define GCC_USB3_MP0_CLKREF_CLK 308 322 #define GCC_USB3_MP1_CLKREF_CLK 309 323 #define GCC_USB3_MP_PHY_AUX_CLK 310 324 #define GCC_USB3_MP_PHY_AUX_CLK_SRC 311 325 #define GCC_USB3_MP_PHY_COM_AUX_CLK 312 326 #define GCC_USB3_MP_PHY_PIPE_0_CLK 313 327 #define GCC_USB3_MP_PHY_PIPE_0_CLK_SRC 314 328 #define GCC_USB3_MP_PHY_PIPE_1_CLK 315 329 #define GCC_USB3_MP_PHY_PIPE_1_CLK_SRC 316 330 #define GCC_USB3_PRIM_PHY_AUX_CLK 317 331 #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 318 332 #define GCC_USB3_PRIM_PHY_COM_AUX_CLK 319 333 #define GCC_USB3_PRIM_PHY_PIPE_CLK 320 334 #define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 321 335 #define GCC_USB3_SEC_PHY_AUX_CLK 322 336 #define GCC_USB3_SEC_PHY_AUX_CLK_SRC 323 337 #define GCC_USB3_SEC_PHY_COM_AUX_CLK 324 338 #define GCC_USB3_SEC_PHY_PIPE_CLK 325 339 #define GCC_USB3_SEC_PHY_PIPE_CLK_SRC 326 340 #define GCC_USB4_1_CFG_AHB_CLK 327 341 #define GCC_USB4_1_DP_CLK 328 342 #define GCC_USB4_1_MASTER_CLK 329 343 #define GCC_USB4_1_MASTER_CLK_SRC 330 344 #define GCC_USB4_1_PHY_DP_CLK_SRC 331 345 #define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK 332 346 #define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK_SRC 333 347 #define GCC_USB4_1_PHY_PCIE_PIPE_CLK 334 348 #define GCC_USB4_1_PHY_PCIE_PIPE_CLK_SRC 335 349 #define GCC_USB4_1_PHY_PCIE_PIPE_MUX_CLK_SRC 336 350 #define GCC_USB4_1_PHY_PCIE_PIPEGMUX_CLK_SRC 337 351 #define GCC_USB4_1_PHY_RX0_CLK 338 352 #define GCC_USB4_1_PHY_RX0_CLK_SRC 339 353 #define GCC_USB4_1_PHY_RX1_CLK 340 354 #define GCC_USB4_1_PHY_RX1_CLK_SRC 341 355 #define GCC_USB4_1_PHY_SYS_CLK_SRC 342 356 #define GCC_USB4_1_PHY_USB_PIPE_CLK 343 357 #define GCC_USB4_1_SB_IF_CLK 344 358 #define GCC_USB4_1_SB_IF_CLK_SRC 345 359 #define GCC_USB4_1_SYS_CLK 346 360 #define GCC_USB4_1_TMU_CLK 347 361 #define GCC_USB4_1_TMU_CLK_SRC 348 362 #define GCC_USB4_CFG_AHB_CLK 349 363 #define GCC_USB4_CLKREF_CLK 350 364 #define GCC_USB4_DP_CLK 351 365 #define GCC_USB4_EUD_CLKREF_CLK 352 366 #define GCC_USB4_MASTER_CLK 353 367 #define GCC_USB4_MASTER_CLK_SRC 354 368 #define GCC_USB4_PHY_DP_CLK_SRC 355 369 #define GCC_USB4_PHY_P2RR2P_PIPE_CLK 356 370 #define GCC_USB4_PHY_P2RR2P_PIPE_CLK_SRC 357 371 #define GCC_USB4_PHY_PCIE_PIPE_CLK 358 372 #define GCC_USB4_PHY_PCIE_PIPE_CLK_SRC 359 373 #define GCC_USB4_PHY_PCIE_PIPE_MUX_CLK_SRC 360 374 #define GCC_USB4_PHY_PCIE_PIPEGMUX_CLK_SRC 361 375 #define GCC_USB4_PHY_RX0_CLK 362 376 #define GCC_USB4_PHY_RX0_CLK_SRC 363 377 #define GCC_USB4_PHY_RX1_CLK 364 378 #define GCC_USB4_PHY_RX1_CLK_SRC 365 379 #define GCC_USB4_PHY_SYS_CLK_SRC 366 380 #define GCC_USB4_PHY_USB_PIPE_CLK 367 381 #define GCC_USB4_SB_IF_CLK 368 382 #define GCC_USB4_SB_IF_CLK_SRC 369 383 #define GCC_USB4_SYS_CLK 370 384 #define GCC_USB4_TMU_CLK 371 385 #define GCC_USB4_TMU_CLK_SRC 372 386 #define GCC_VIDEO_AHB_CLK 373 387 #define GCC_VIDEO_AXI0_CLK 374 388 #define GCC_VIDEO_AXI1_CLK 375 389 #define GCC_VIDEO_CVP_THROTTLE_CLK 376 390 #define GCC_VIDEO_VCODEC_THROTTLE_CLK 377 391 #define GCC_VIDEO_XO_CLK 378 392 #define GCC_AGGRE_UFS_CARD_AXI_HW_CTL_CLK 379 393 #define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK 380 394 #define GCC_UFS_CARD_AXI_HW_CTL_CLK 381 395 #define GCC_UFS_CARD_ICE_CORE_HW_CTL_CLK 382 396 #define GCC_UFS_CARD_PHY_AUX_HW_CTL_CLK 383 397 #define GCC_UFS_CARD_UNIPRO_CORE_HW_CTL_CLK 384 398 #define GCC_UFS_PHY_AXI_HW_CTL_CLK 385 399 #define GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK 386 400 #define GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK 387 401 #define GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK 388 402 403 /* GCC resets */ 404 #define GCC_EMAC0_BCR 0 405 #define GCC_EMAC1_BCR 1 406 #define GCC_PCIE_0_LINK_DOWN_BCR 2 407 #define GCC_PCIE_0_NOCSR_COM_PHY_BCR 3 408 #define GCC_PCIE_0_PHY_BCR 4 409 #define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 5 410 #define GCC_PCIE_0_TUNNEL_BCR 6 411 #define GCC_PCIE_1_LINK_DOWN_BCR 7 412 #define GCC_PCIE_1_NOCSR_COM_PHY_BCR 8 413 #define GCC_PCIE_1_PHY_BCR 9 414 #define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 10 415 #define GCC_PCIE_1_TUNNEL_BCR 11 416 #define GCC_PCIE_2A_BCR 12 417 #define GCC_PCIE_2A_LINK_DOWN_BCR 13 418 #define GCC_PCIE_2A_NOCSR_COM_PHY_BCR 14 419 #define GCC_PCIE_2A_PHY_BCR 15 420 #define GCC_PCIE_2A_PHY_NOCSR_COM_PHY_BCR 16 421 #define GCC_PCIE_2B_BCR 17 422 #define GCC_PCIE_2B_LINK_DOWN_BCR 18 423 #define GCC_PCIE_2B_NOCSR_COM_PHY_BCR 19 424 #define GCC_PCIE_2B_PHY_BCR 20 425 #define GCC_PCIE_2B_PHY_NOCSR_COM_PHY_BCR 21 426 #define GCC_PCIE_3A_BCR 22 427 #define GCC_PCIE_3A_LINK_DOWN_BCR 23 428 #define GCC_PCIE_3A_NOCSR_COM_PHY_BCR 24 429 #define GCC_PCIE_3A_PHY_BCR 25 430 #define GCC_PCIE_3A_PHY_NOCSR_COM_PHY_BCR 26 431 #define GCC_PCIE_3B_BCR 27 432 #define GCC_PCIE_3B_LINK_DOWN_BCR 28 433 #define GCC_PCIE_3B_NOCSR_COM_PHY_BCR 29 434 #define GCC_PCIE_3B_PHY_BCR 30 435 #define GCC_PCIE_3B_PHY_NOCSR_COM_PHY_BCR 31 436 #define GCC_PCIE_4_BCR 32 437 #define GCC_PCIE_4_LINK_DOWN_BCR 33 438 #define GCC_PCIE_4_NOCSR_COM_PHY_BCR 34 439 #define GCC_PCIE_4_PHY_BCR 35 440 #define GCC_PCIE_4_PHY_NOCSR_COM_PHY_BCR 36 441 #define GCC_PCIE_PHY_CFG_AHB_BCR 37 442 #define GCC_PCIE_PHY_COM_BCR 38 443 #define GCC_PCIE_RSCC_BCR 39 444 #define GCC_QUSB2PHY_HS0_MP_BCR 40 445 #define GCC_QUSB2PHY_HS1_MP_BCR 41 446 #define GCC_QUSB2PHY_HS2_MP_BCR 42 447 #define GCC_QUSB2PHY_HS3_MP_BCR 43 448 #define GCC_QUSB2PHY_PRIM_BCR 44 449 #define GCC_QUSB2PHY_SEC_BCR 45 450 #define GCC_SDCC2_BCR 46 451 #define GCC_SDCC4_BCR 47 452 #define GCC_UFS_CARD_BCR 48 453 #define GCC_UFS_PHY_BCR 49 454 #define GCC_USB2_PHY_PRIM_BCR 50 455 #define GCC_USB2_PHY_SEC_BCR 51 456 #define GCC_USB30_MP_BCR 52 457 #define GCC_USB30_PRIM_BCR 53 458 #define GCC_USB30_SEC_BCR 54 459 #define GCC_USB3_DP_PHY_PRIM_BCR 55 460 #define GCC_USB3_DP_PHY_SEC_BCR 56 461 #define GCC_USB3_PHY_PRIM_BCR 57 462 #define GCC_USB3_PHY_SEC_BCR 58 463 #define GCC_USB3_UNIPHY_MP0_BCR 59 464 #define GCC_USB3_UNIPHY_MP1_BCR 60 465 #define GCC_USB3PHY_PHY_PRIM_BCR 61 466 #define GCC_USB3PHY_PHY_SEC_BCR 62 467 #define GCC_USB3UNIPHY_PHY_MP0_BCR 63 468 #define GCC_USB3UNIPHY_PHY_MP1_BCR 64 469 #define GCC_USB4_1_BCR 65 470 #define GCC_USB4_1_DP_PHY_PRIM_BCR 66 471 #define GCC_USB4_1_DPPHY_AUX_BCR 67 472 #define GCC_USB4_1_PHY_PRIM_BCR 68 473 #define GCC_USB4_BCR 69 474 #define GCC_USB4_DP_PHY_PRIM_BCR 70 475 #define GCC_USB4_DPPHY_AUX_BCR 71 476 #define GCC_USB4_PHY_PRIM_BCR 72 477 #define GCC_USB4PHY_1_PHY_PRIM_BCR 73 478 #define GCC_USB4PHY_PHY_PRIM_BCR 74 479 #define GCC_USB_PHY_CFG_AHB2PHY_BCR 75 480 #define GCC_VIDEO_BCR 76 481 #define GCC_VIDEO_AXI0_CLK_ARES 77 482 #define GCC_VIDEO_AXI1_CLK_ARES 78 483 484 /* GCC GDSCs */ 485 #define PCIE_0_TUNNEL_GDSC 0 486 #define PCIE_1_TUNNEL_GDSC 1 487 #define PCIE_2A_GDSC 2 488 #define PCIE_2B_GDSC 3 489 #define PCIE_3A_GDSC 4 490 #define PCIE_3B_GDSC 5 491 #define PCIE_4_GDSC 6 492 #define UFS_CARD_GDSC 7 493 #define UFS_PHY_GDSC 8 494 #define USB30_MP_GDSC 9 495 #define USB30_PRIM_GDSC 10 496 #define USB30_SEC_GDSC 11 497 #define EMAC_0_GDSC 12 498 #define EMAC_1_GDSC 13 499 #define USB4_1_GDSC 14 500 #define USB4_GDSC 15 501 #define HLOS1_VOTE_MMNOC_MMU_TBU_HF0_GDSC 16 502 #define HLOS1_VOTE_MMNOC_MMU_TBU_HF1_GDSC 17 503 #define HLOS1_VOTE_MMNOC_MMU_TBU_SF0_GDSC 18 504 #define HLOS1_VOTE_MMNOC_MMU_TBU_SF1_GDSC 19 505 #define HLOS1_VOTE_TURING_MMU_TBU0_GDSC 20 506 #define HLOS1_VOTE_TURING_MMU_TBU1_GDSC 21 507 #define HLOS1_VOTE_TURING_MMU_TBU2_GDSC 22 508 #define HLOS1_VOTE_TURING_MMU_TBU3_GDSC 23 509 510 #endif 511
Indexes created Thu Apr 23 00:23:13 UTC 2026