1 /* $NetBSD: qcom,x1e80100-gcc.h,v 1.1.1.1 2026/01/18 05:21:37 skrll Exp $ */ 2 3 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 4 /* 5 * Copyright (c) 2023, Qualcomm Innovation Center, Inc. All rights reserved. 6 */ 7 8 #ifndef _DT_BINDINGS_CLK_QCOM_GCC_X1E80100_H 9 #define _DT_BINDINGS_CLK_QCOM_GCC_X1E80100_H 10 11 /* GCC clocks */ 12 #define GCC_AGGRE_NOC_USB_NORTH_AXI_CLK 0 13 #define GCC_AGGRE_NOC_USB_SOUTH_AXI_CLK 1 14 #define GCC_AGGRE_UFS_PHY_AXI_CLK 2 15 #define GCC_AGGRE_USB2_PRIM_AXI_CLK 3 16 #define GCC_AGGRE_USB3_MP_AXI_CLK 4 17 #define GCC_AGGRE_USB3_PRIM_AXI_CLK 5 18 #define GCC_AGGRE_USB3_SEC_AXI_CLK 6 19 #define GCC_AGGRE_USB3_TERT_AXI_CLK 7 20 #define GCC_AGGRE_USB4_0_AXI_CLK 8 21 #define GCC_AGGRE_USB4_1_AXI_CLK 9 22 #define GCC_AGGRE_USB4_2_AXI_CLK 10 23 #define GCC_AGGRE_USB_NOC_AXI_CLK 11 24 #define GCC_AV1E_AHB_CLK 12 25 #define GCC_AV1E_AXI_CLK 13 26 #define GCC_AV1E_XO_CLK 14 27 #define GCC_BOOT_ROM_AHB_CLK 15 28 #define GCC_CAMERA_AHB_CLK 16 29 #define GCC_CAMERA_HF_AXI_CLK 17 30 #define GCC_CAMERA_SF_AXI_CLK 18 31 #define GCC_CAMERA_XO_CLK 19 32 #define GCC_CFG_NOC_PCIE_ANOC_AHB_CLK 20 33 #define GCC_CFG_NOC_PCIE_ANOC_NORTH_AHB_CLK 21 34 #define GCC_CFG_NOC_PCIE_ANOC_SOUTH_AHB_CLK 22 35 #define GCC_CFG_NOC_USB2_PRIM_AXI_CLK 23 36 #define GCC_CFG_NOC_USB3_MP_AXI_CLK 24 37 #define GCC_CFG_NOC_USB3_PRIM_AXI_CLK 25 38 #define GCC_CFG_NOC_USB3_SEC_AXI_CLK 26 39 #define GCC_CFG_NOC_USB3_TERT_AXI_CLK 27 40 #define GCC_CFG_NOC_USB_ANOC_AHB_CLK 28 41 #define GCC_CFG_NOC_USB_ANOC_NORTH_AHB_CLK 29 42 #define GCC_CFG_NOC_USB_ANOC_SOUTH_AHB_CLK 30 43 #define GCC_CNOC_PCIE1_TUNNEL_CLK 31 44 #define GCC_CNOC_PCIE2_TUNNEL_CLK 32 45 #define GCC_CNOC_PCIE_NORTH_SF_AXI_CLK 33 46 #define GCC_CNOC_PCIE_SOUTH_SF_AXI_CLK 34 47 #define GCC_CNOC_PCIE_TUNNEL_CLK 35 48 #define GCC_DDRSS_GPU_AXI_CLK 36 49 #define GCC_DISP_AHB_CLK 37 50 #define GCC_DISP_HF_AXI_CLK 38 51 #define GCC_DISP_XO_CLK 39 52 #define GCC_GP1_CLK 40 53 #define GCC_GP1_CLK_SRC 41 54 #define GCC_GP2_CLK 42 55 #define GCC_GP2_CLK_SRC 43 56 #define GCC_GP3_CLK 44 57 #define GCC_GP3_CLK_SRC 45 58 #define GCC_GPLL0 46 59 #define GCC_GPLL0_OUT_EVEN 47 60 #define GCC_GPLL4 48 61 #define GCC_GPLL7 49 62 #define GCC_GPLL8 50 63 #define GCC_GPLL9 51 64 #define GCC_GPU_CFG_AHB_CLK 52 65 #define GCC_GPU_GPLL0_CPH_CLK_SRC 53 66 #define GCC_GPU_GPLL0_DIV_CPH_CLK_SRC 54 67 #define GCC_GPU_MEMNOC_GFX_CLK 55 68 #define GCC_GPU_SNOC_DVM_GFX_CLK 56 69 #define GCC_PCIE0_PHY_RCHNG_CLK 57 70 #define GCC_PCIE1_PHY_RCHNG_CLK 58 71 #define GCC_PCIE2_PHY_RCHNG_CLK 59 72 #define GCC_PCIE_0_AUX_CLK 60 73 #define GCC_PCIE_0_AUX_CLK_SRC 61 74 #define GCC_PCIE_0_CFG_AHB_CLK 62 75 #define GCC_PCIE_0_MSTR_AXI_CLK 63 76 #define GCC_PCIE_0_PHY_RCHNG_CLK_SRC 64 77 #define GCC_PCIE_0_PIPE_CLK 65 78 #define GCC_PCIE_0_SLV_AXI_CLK 66 79 #define GCC_PCIE_0_SLV_Q2A_AXI_CLK 67 80 #define GCC_PCIE_1_AUX_CLK 68 81 #define GCC_PCIE_1_AUX_CLK_SRC 69 82 #define GCC_PCIE_1_CFG_AHB_CLK 70 83 #define GCC_PCIE_1_MSTR_AXI_CLK 71 84 #define GCC_PCIE_1_PHY_RCHNG_CLK_SRC 72 85 #define GCC_PCIE_1_PIPE_CLK 73 86 #define GCC_PCIE_1_SLV_AXI_CLK 74 87 #define GCC_PCIE_1_SLV_Q2A_AXI_CLK 75 88 #define GCC_PCIE_2_AUX_CLK 76 89 #define GCC_PCIE_2_AUX_CLK_SRC 77 90 #define GCC_PCIE_2_CFG_AHB_CLK 78 91 #define GCC_PCIE_2_MSTR_AXI_CLK 79 92 #define GCC_PCIE_2_PHY_RCHNG_CLK_SRC 80 93 #define GCC_PCIE_2_PIPE_CLK 81 94 #define GCC_PCIE_2_SLV_AXI_CLK 82 95 #define GCC_PCIE_2_SLV_Q2A_AXI_CLK 83 96 #define GCC_PCIE_3_AUX_CLK 84 97 #define GCC_PCIE_3_AUX_CLK_SRC 85 98 #define GCC_PCIE_3_CFG_AHB_CLK 86 99 #define GCC_PCIE_3_MSTR_AXI_CLK 87 100 #define GCC_PCIE_3_PHY_AUX_CLK 88 101 #define GCC_PCIE_3_PHY_RCHNG_CLK 89 102 #define GCC_PCIE_3_PHY_RCHNG_CLK_SRC 90 103 #define GCC_PCIE_3_PIPE_CLK 91 104 #define GCC_PCIE_3_PIPE_DIV_CLK_SRC 92 105 #define GCC_PCIE_3_PIPEDIV2_CLK 93 106 #define GCC_PCIE_3_SLV_AXI_CLK 94 107 #define GCC_PCIE_3_SLV_Q2A_AXI_CLK 95 108 #define GCC_PCIE_4_AUX_CLK 96 109 #define GCC_PCIE_4_AUX_CLK_SRC 97 110 #define GCC_PCIE_4_CFG_AHB_CLK 98 111 #define GCC_PCIE_4_MSTR_AXI_CLK 99 112 #define GCC_PCIE_4_PHY_RCHNG_CLK 100 113 #define GCC_PCIE_4_PHY_RCHNG_CLK_SRC 101 114 #define GCC_PCIE_4_PIPE_CLK 102 115 #define GCC_PCIE_4_PIPE_DIV_CLK_SRC 103 116 #define GCC_PCIE_4_PIPEDIV2_CLK 104 117 #define GCC_PCIE_4_SLV_AXI_CLK 105 118 #define GCC_PCIE_4_SLV_Q2A_AXI_CLK 106 119 #define GCC_PCIE_5_AUX_CLK 107 120 #define GCC_PCIE_5_AUX_CLK_SRC 108 121 #define GCC_PCIE_5_CFG_AHB_CLK 109 122 #define GCC_PCIE_5_MSTR_AXI_CLK 110 123 #define GCC_PCIE_5_PHY_RCHNG_CLK 111 124 #define GCC_PCIE_5_PHY_RCHNG_CLK_SRC 112 125 #define GCC_PCIE_5_PIPE_CLK 113 126 #define GCC_PCIE_5_PIPE_DIV_CLK_SRC 114 127 #define GCC_PCIE_5_PIPEDIV2_CLK 115 128 #define GCC_PCIE_5_SLV_AXI_CLK 116 129 #define GCC_PCIE_5_SLV_Q2A_AXI_CLK 117 130 #define GCC_PCIE_6A_AUX_CLK 118 131 #define GCC_PCIE_6A_AUX_CLK_SRC 119 132 #define GCC_PCIE_6A_CFG_AHB_CLK 120 133 #define GCC_PCIE_6A_MSTR_AXI_CLK 121 134 #define GCC_PCIE_6A_PHY_AUX_CLK 122 135 #define GCC_PCIE_6A_PHY_RCHNG_CLK 123 136 #define GCC_PCIE_6A_PHY_RCHNG_CLK_SRC 124 137 #define GCC_PCIE_6A_PIPE_CLK 125 138 #define GCC_PCIE_6A_PIPE_DIV_CLK_SRC 126 139 #define GCC_PCIE_6A_PIPEDIV2_CLK 127 140 #define GCC_PCIE_6A_SLV_AXI_CLK 128 141 #define GCC_PCIE_6A_SLV_Q2A_AXI_CLK 129 142 #define GCC_PCIE_6B_AUX_CLK 130 143 #define GCC_PCIE_6B_AUX_CLK_SRC 131 144 #define GCC_PCIE_6B_CFG_AHB_CLK 132 145 #define GCC_PCIE_6B_MSTR_AXI_CLK 133 146 #define GCC_PCIE_6B_PHY_AUX_CLK 134 147 #define GCC_PCIE_6B_PHY_RCHNG_CLK 135 148 #define GCC_PCIE_6B_PHY_RCHNG_CLK_SRC 136 149 #define GCC_PCIE_6B_PIPE_CLK 137 150 #define GCC_PCIE_6B_PIPE_DIV_CLK_SRC 138 151 #define GCC_PCIE_6B_PIPEDIV2_CLK 139 152 #define GCC_PCIE_6B_SLV_AXI_CLK 140 153 #define GCC_PCIE_6B_SLV_Q2A_AXI_CLK 141 154 #define GCC_PCIE_RSCC_AHB_CLK 142 155 #define GCC_PCIE_RSCC_XO_CLK 143 156 #define GCC_PCIE_RSCC_XO_CLK_SRC 144 157 #define GCC_PDM2_CLK 145 158 #define GCC_PDM2_CLK_SRC 146 159 #define GCC_PDM_AHB_CLK 147 160 #define GCC_PDM_XO4_CLK 148 161 #define GCC_QMIP_AV1E_AHB_CLK 149 162 #define GCC_QMIP_CAMERA_NRT_AHB_CLK 150 163 #define GCC_QMIP_CAMERA_RT_AHB_CLK 151 164 #define GCC_QMIP_DISP_AHB_CLK 152 165 #define GCC_QMIP_GPU_AHB_CLK 153 166 #define GCC_QMIP_VIDEO_CV_CPU_AHB_CLK 154 167 #define GCC_QMIP_VIDEO_CVP_AHB_CLK 155 168 #define GCC_QMIP_VIDEO_V_CPU_AHB_CLK 156 169 #define GCC_QMIP_VIDEO_VCODEC_AHB_CLK 157 170 #define GCC_QUPV3_WRAP0_CORE_2X_CLK 158 171 #define GCC_QUPV3_WRAP0_CORE_CLK 159 172 #define GCC_QUPV3_WRAP0_QSPI_S2_CLK 160 173 #define GCC_QUPV3_WRAP0_QSPI_S3_CLK 161 174 #define GCC_QUPV3_WRAP0_S0_CLK 162 175 #define GCC_QUPV3_WRAP0_S0_CLK_SRC 163 176 #define GCC_QUPV3_WRAP0_S1_CLK 164 177 #define GCC_QUPV3_WRAP0_S1_CLK_SRC 165 178 #define GCC_QUPV3_WRAP0_S2_CLK 166 179 #define GCC_QUPV3_WRAP0_S2_CLK_SRC 167 180 #define GCC_QUPV3_WRAP0_S2_DIV_CLK_SRC 168 181 #define GCC_QUPV3_WRAP0_S3_CLK 169 182 #define GCC_QUPV3_WRAP0_S3_CLK_SRC 170 183 #define GCC_QUPV3_WRAP0_S3_DIV_CLK_SRC 171 184 #define GCC_QUPV3_WRAP0_S4_CLK 172 185 #define GCC_QUPV3_WRAP0_S4_CLK_SRC 173 186 #define GCC_QUPV3_WRAP0_S5_CLK 174 187 #define GCC_QUPV3_WRAP0_S5_CLK_SRC 175 188 #define GCC_QUPV3_WRAP0_S6_CLK 176 189 #define GCC_QUPV3_WRAP0_S6_CLK_SRC 177 190 #define GCC_QUPV3_WRAP0_S7_CLK 178 191 #define GCC_QUPV3_WRAP0_S7_CLK_SRC 179 192 #define GCC_QUPV3_WRAP1_CORE_2X_CLK 180 193 #define GCC_QUPV3_WRAP1_CORE_CLK 181 194 #define GCC_QUPV3_WRAP1_QSPI_S2_CLK 182 195 #define GCC_QUPV3_WRAP1_QSPI_S3_CLK 183 196 #define GCC_QUPV3_WRAP1_S0_CLK 184 197 #define GCC_QUPV3_WRAP1_S0_CLK_SRC 185 198 #define GCC_QUPV3_WRAP1_S1_CLK 186 199 #define GCC_QUPV3_WRAP1_S1_CLK_SRC 187 200 #define GCC_QUPV3_WRAP1_S2_CLK 188 201 #define GCC_QUPV3_WRAP1_S2_CLK_SRC 189 202 #define GCC_QUPV3_WRAP1_S2_DIV_CLK_SRC 190 203 #define GCC_QUPV3_WRAP1_S3_CLK 191 204 #define GCC_QUPV3_WRAP1_S3_CLK_SRC 192 205 #define GCC_QUPV3_WRAP1_S3_DIV_CLK_SRC 193 206 #define GCC_QUPV3_WRAP1_S4_CLK 194 207 #define GCC_QUPV3_WRAP1_S4_CLK_SRC 195 208 #define GCC_QUPV3_WRAP1_S5_CLK 196 209 #define GCC_QUPV3_WRAP1_S5_CLK_SRC 197 210 #define GCC_QUPV3_WRAP1_S6_CLK 198 211 #define GCC_QUPV3_WRAP1_S6_CLK_SRC 199 212 #define GCC_QUPV3_WRAP1_S7_CLK 200 213 #define GCC_QUPV3_WRAP1_S7_CLK_SRC 201 214 #define GCC_QUPV3_WRAP2_CORE_2X_CLK 202 215 #define GCC_QUPV3_WRAP2_CORE_CLK 203 216 #define GCC_QUPV3_WRAP2_QSPI_S2_CLK 204 217 #define GCC_QUPV3_WRAP2_QSPI_S3_CLK 205 218 #define GCC_QUPV3_WRAP2_S0_CLK 206 219 #define GCC_QUPV3_WRAP2_S0_CLK_SRC 207 220 #define GCC_QUPV3_WRAP2_S1_CLK 208 221 #define GCC_QUPV3_WRAP2_S1_CLK_SRC 209 222 #define GCC_QUPV3_WRAP2_S2_CLK 210 223 #define GCC_QUPV3_WRAP2_S2_CLK_SRC 211 224 #define GCC_QUPV3_WRAP2_S2_DIV_CLK_SRC 212 225 #define GCC_QUPV3_WRAP2_S3_CLK 213 226 #define GCC_QUPV3_WRAP2_S3_CLK_SRC 214 227 #define GCC_QUPV3_WRAP2_S3_DIV_CLK_SRC 215 228 #define GCC_QUPV3_WRAP2_S4_CLK 216 229 #define GCC_QUPV3_WRAP2_S4_CLK_SRC 217 230 #define GCC_QUPV3_WRAP2_S5_CLK 218 231 #define GCC_QUPV3_WRAP2_S5_CLK_SRC 219 232 #define GCC_QUPV3_WRAP2_S6_CLK 220 233 #define GCC_QUPV3_WRAP2_S6_CLK_SRC 221 234 #define GCC_QUPV3_WRAP2_S7_CLK 222 235 #define GCC_QUPV3_WRAP2_S7_CLK_SRC 223 236 #define GCC_QUPV3_WRAP_0_M_AHB_CLK 224 237 #define GCC_QUPV3_WRAP_0_S_AHB_CLK 225 238 #define GCC_QUPV3_WRAP_1_M_AHB_CLK 226 239 #define GCC_QUPV3_WRAP_1_S_AHB_CLK 227 240 #define GCC_QUPV3_WRAP_2_M_AHB_CLK 228 241 #define GCC_QUPV3_WRAP_2_S_AHB_CLK 229 242 #define GCC_SDCC2_AHB_CLK 230 243 #define GCC_SDCC2_APPS_CLK 231 244 #define GCC_SDCC2_APPS_CLK_SRC 232 245 #define GCC_SDCC4_AHB_CLK 233 246 #define GCC_SDCC4_APPS_CLK 234 247 #define GCC_SDCC4_APPS_CLK_SRC 235 248 #define GCC_SYS_NOC_USB_AXI_CLK 236 249 #define GCC_UFS_PHY_AHB_CLK 237 250 #define GCC_UFS_PHY_AXI_CLK 238 251 #define GCC_UFS_PHY_AXI_CLK_SRC 239 252 #define GCC_UFS_PHY_ICE_CORE_CLK 240 253 #define GCC_UFS_PHY_ICE_CORE_CLK_SRC 241 254 #define GCC_UFS_PHY_PHY_AUX_CLK 242 255 #define GCC_UFS_PHY_PHY_AUX_CLK_SRC 243 256 #define GCC_UFS_PHY_RX_SYMBOL_0_CLK 244 257 #define GCC_UFS_PHY_RX_SYMBOL_1_CLK 245 258 #define GCC_UFS_PHY_TX_SYMBOL_0_CLK 246 259 #define GCC_UFS_PHY_UNIPRO_CORE_CLK 247 260 #define GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC 248 261 #define GCC_USB20_MASTER_CLK 249 262 #define GCC_USB20_MASTER_CLK_SRC 250 263 #define GCC_USB20_MOCK_UTMI_CLK 251 264 #define GCC_USB20_MOCK_UTMI_CLK_SRC 252 265 #define GCC_USB20_MOCK_UTMI_POSTDIV_CLK_SRC 253 266 #define GCC_USB20_SLEEP_CLK 254 267 #define GCC_USB30_MP_MASTER_CLK 255 268 #define GCC_USB30_MP_MASTER_CLK_SRC 256 269 #define GCC_USB30_MP_MOCK_UTMI_CLK 257 270 #define GCC_USB30_MP_MOCK_UTMI_CLK_SRC 258 271 #define GCC_USB30_MP_MOCK_UTMI_POSTDIV_CLK_SRC 259 272 #define GCC_USB30_MP_SLEEP_CLK 260 273 #define GCC_USB30_PRIM_MASTER_CLK 261 274 #define GCC_USB30_PRIM_MASTER_CLK_SRC 262 275 #define GCC_USB30_PRIM_MOCK_UTMI_CLK 263 276 #define GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC 264 277 #define GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC 265 278 #define GCC_USB30_PRIM_SLEEP_CLK 266 279 #define GCC_USB30_SEC_MASTER_CLK 267 280 #define GCC_USB30_SEC_MASTER_CLK_SRC 268 281 #define GCC_USB30_SEC_MOCK_UTMI_CLK 269 282 #define GCC_USB30_SEC_MOCK_UTMI_CLK_SRC 270 283 #define GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC 271 284 #define GCC_USB30_SEC_SLEEP_CLK 272 285 #define GCC_USB30_TERT_MASTER_CLK 273 286 #define GCC_USB30_TERT_MASTER_CLK_SRC 274 287 #define GCC_USB30_TERT_MOCK_UTMI_CLK 275 288 #define GCC_USB30_TERT_MOCK_UTMI_CLK_SRC 276 289 #define GCC_USB30_TERT_MOCK_UTMI_POSTDIV_CLK_SRC 277 290 #define GCC_USB30_TERT_SLEEP_CLK 278 291 #define GCC_USB3_MP_PHY_AUX_CLK 279 292 #define GCC_USB3_MP_PHY_AUX_CLK_SRC 280 293 #define GCC_USB3_MP_PHY_COM_AUX_CLK 281 294 #define GCC_USB3_MP_PHY_PIPE_0_CLK 282 295 #define GCC_USB3_MP_PHY_PIPE_1_CLK 283 296 #define GCC_USB3_PRIM_PHY_AUX_CLK 284 297 #define GCC_USB3_PRIM_PHY_AUX_CLK_SRC 285 298 #define GCC_USB3_PRIM_PHY_COM_AUX_CLK 286 299 #define GCC_USB3_PRIM_PHY_PIPE_CLK 287 300 #define GCC_USB3_SEC_PHY_AUX_CLK 288 301 #define GCC_USB3_SEC_PHY_AUX_CLK_SRC 289 302 #define GCC_USB3_SEC_PHY_COM_AUX_CLK 290 303 #define GCC_USB3_SEC_PHY_PIPE_CLK 291 304 #define GCC_USB3_TERT_PHY_AUX_CLK 292 305 #define GCC_USB3_TERT_PHY_AUX_CLK_SRC 293 306 #define GCC_USB3_TERT_PHY_COM_AUX_CLK 294 307 #define GCC_USB3_TERT_PHY_PIPE_CLK 295 308 #define GCC_USB4_0_CFG_AHB_CLK 296 309 #define GCC_USB4_0_DP0_CLK 297 310 #define GCC_USB4_0_DP1_CLK 298 311 #define GCC_USB4_0_MASTER_CLK 299 312 #define GCC_USB4_0_MASTER_CLK_SRC 300 313 #define GCC_USB4_0_PHY_P2RR2P_PIPE_CLK 301 314 #define GCC_USB4_0_PHY_PCIE_PIPE_CLK 302 315 #define GCC_USB4_0_PHY_PCIE_PIPE_CLK_SRC 303 316 #define GCC_USB4_0_PHY_RX0_CLK 304 317 #define GCC_USB4_0_PHY_RX1_CLK 305 318 #define GCC_USB4_0_PHY_USB_PIPE_CLK 306 319 #define GCC_USB4_0_SB_IF_CLK 307 320 #define GCC_USB4_0_SB_IF_CLK_SRC 308 321 #define GCC_USB4_0_SYS_CLK 309 322 #define GCC_USB4_0_TMU_CLK 310 323 #define GCC_USB4_0_TMU_CLK_SRC 311 324 #define GCC_USB4_1_CFG_AHB_CLK 312 325 #define GCC_USB4_1_DP0_CLK 313 326 #define GCC_USB4_1_DP1_CLK 314 327 #define GCC_USB4_1_MASTER_CLK 315 328 #define GCC_USB4_1_MASTER_CLK_SRC 316 329 #define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK 317 330 #define GCC_USB4_1_PHY_PCIE_PIPE_CLK 318 331 #define GCC_USB4_1_PHY_PCIE_PIPE_CLK_SRC 319 332 #define GCC_USB4_1_PHY_RX0_CLK 320 333 #define GCC_USB4_1_PHY_RX1_CLK 321 334 #define GCC_USB4_1_PHY_USB_PIPE_CLK 322 335 #define GCC_USB4_1_SB_IF_CLK 323 336 #define GCC_USB4_1_SB_IF_CLK_SRC 324 337 #define GCC_USB4_1_SYS_CLK 325 338 #define GCC_USB4_1_TMU_CLK 326 339 #define GCC_USB4_1_TMU_CLK_SRC 327 340 #define GCC_USB4_2_CFG_AHB_CLK 328 341 #define GCC_USB4_2_DP0_CLK 329 342 #define GCC_USB4_2_DP1_CLK 330 343 #define GCC_USB4_2_MASTER_CLK 331 344 #define GCC_USB4_2_MASTER_CLK_SRC 332 345 #define GCC_USB4_2_PHY_P2RR2P_PIPE_CLK 333 346 #define GCC_USB4_2_PHY_PCIE_PIPE_CLK 334 347 #define GCC_USB4_2_PHY_PCIE_PIPE_CLK_SRC 335 348 #define GCC_USB4_2_PHY_RX0_CLK 336 349 #define GCC_USB4_2_PHY_RX1_CLK 337 350 #define GCC_USB4_2_PHY_USB_PIPE_CLK 338 351 #define GCC_USB4_2_SB_IF_CLK 339 352 #define GCC_USB4_2_SB_IF_CLK_SRC 340 353 #define GCC_USB4_2_SYS_CLK 341 354 #define GCC_USB4_2_TMU_CLK 342 355 #define GCC_USB4_2_TMU_CLK_SRC 343 356 #define GCC_VIDEO_AHB_CLK 344 357 #define GCC_VIDEO_AXI0_CLK 345 358 #define GCC_VIDEO_AXI1_CLK 346 359 #define GCC_VIDEO_XO_CLK 347 360 #define GCC_PCIE_3_PIPE_CLK_SRC 348 361 #define GCC_PCIE_4_PIPE_CLK_SRC 349 362 #define GCC_PCIE_5_PIPE_CLK_SRC 350 363 #define GCC_PCIE_6A_PIPE_CLK_SRC 351 364 #define GCC_PCIE_6B_PIPE_CLK_SRC 352 365 #define GCC_USB3_PRIM_PHY_PIPE_CLK_SRC 353 366 #define GCC_USB3_SEC_PHY_PIPE_CLK_SRC 354 367 #define GCC_USB3_TERT_PHY_PIPE_CLK_SRC 355 368 #define GCC_USB34_PRIM_PHY_PIPE_CLK_SRC 356 369 #define GCC_USB34_SEC_PHY_PIPE_CLK_SRC 357 370 #define GCC_USB34_TERT_PHY_PIPE_CLK_SRC 358 371 #define GCC_USB4_0_PHY_DP0_CLK_SRC 359 372 #define GCC_USB4_0_PHY_DP1_CLK_SRC 360 373 #define GCC_USB4_0_PHY_P2RR2P_PIPE_CLK_SRC 361 374 #define GCC_USB4_0_PHY_PCIE_PIPE_MUX_CLK_SRC 362 375 #define GCC_USB4_0_PHY_RX0_CLK_SRC 363 376 #define GCC_USB4_0_PHY_RX1_CLK_SRC 364 377 #define GCC_USB4_0_PHY_SYS_CLK_SRC 365 378 #define GCC_USB4_1_PHY_DP0_CLK_SRC 366 379 #define GCC_USB4_1_PHY_DP1_CLK_SRC 367 380 #define GCC_USB4_1_PHY_P2RR2P_PIPE_CLK_SRC 368 381 #define GCC_USB4_1_PHY_PCIE_PIPE_MUX_CLK_SRC 369 382 #define GCC_USB4_1_PHY_RX0_CLK_SRC 370 383 #define GCC_USB4_1_PHY_RX1_CLK_SRC 371 384 #define GCC_USB4_1_PHY_SYS_CLK_SRC 372 385 #define GCC_USB4_2_PHY_DP0_CLK_SRC 373 386 #define GCC_USB4_2_PHY_DP1_CLK_SRC 374 387 #define GCC_USB4_2_PHY_P2RR2P_PIPE_CLK_SRC 375 388 #define GCC_USB4_2_PHY_PCIE_PIPE_MUX_CLK_SRC 376 389 #define GCC_USB4_2_PHY_RX0_CLK_SRC 377 390 #define GCC_USB4_2_PHY_RX1_CLK_SRC 378 391 #define GCC_USB4_2_PHY_SYS_CLK_SRC 379 392 393 /* GCC power domains */ 394 #define GCC_PCIE_0_TUNNEL_GDSC 0 395 #define GCC_PCIE_1_TUNNEL_GDSC 1 396 #define GCC_PCIE_2_TUNNEL_GDSC 2 397 #define GCC_PCIE_3_GDSC 3 398 #define GCC_PCIE_3_PHY_GDSC 4 399 #define GCC_PCIE_4_GDSC 5 400 #define GCC_PCIE_4_PHY_GDSC 6 401 #define GCC_PCIE_5_GDSC 7 402 #define GCC_PCIE_5_PHY_GDSC 8 403 #define GCC_PCIE_6_PHY_GDSC 9 404 #define GCC_PCIE_6A_GDSC 10 405 #define GCC_PCIE_6B_GDSC 11 406 #define GCC_UFS_MEM_PHY_GDSC 12 407 #define GCC_UFS_PHY_GDSC 13 408 #define GCC_USB20_PRIM_GDSC 14 409 #define GCC_USB30_MP_GDSC 15 410 #define GCC_USB30_PRIM_GDSC 16 411 #define GCC_USB30_SEC_GDSC 17 412 #define GCC_USB30_TERT_GDSC 18 413 #define GCC_USB3_MP_SS0_PHY_GDSC 19 414 #define GCC_USB3_MP_SS1_PHY_GDSC 20 415 #define GCC_USB4_0_GDSC 21 416 #define GCC_USB4_1_GDSC 22 417 #define GCC_USB4_2_GDSC 23 418 #define GCC_USB_0_PHY_GDSC 24 419 #define GCC_USB_1_PHY_GDSC 25 420 #define GCC_USB_2_PHY_GDSC 26 421 422 /* GCC resets */ 423 #define GCC_AV1E_BCR 0 424 #define GCC_CAMERA_BCR 1 425 #define GCC_DISPLAY_BCR 2 426 #define GCC_GPU_BCR 3 427 #define GCC_PCIE_0_LINK_DOWN_BCR 4 428 #define GCC_PCIE_0_NOCSR_COM_PHY_BCR 5 429 #define GCC_PCIE_0_PHY_BCR 6 430 #define GCC_PCIE_0_PHY_NOCSR_COM_PHY_BCR 7 431 #define GCC_PCIE_0_TUNNEL_BCR 8 432 #define GCC_PCIE_1_LINK_DOWN_BCR 9 433 #define GCC_PCIE_1_NOCSR_COM_PHY_BCR 10 434 #define GCC_PCIE_1_PHY_BCR 11 435 #define GCC_PCIE_1_PHY_NOCSR_COM_PHY_BCR 12 436 #define GCC_PCIE_1_TUNNEL_BCR 13 437 #define GCC_PCIE_2_LINK_DOWN_BCR 14 438 #define GCC_PCIE_2_NOCSR_COM_PHY_BCR 15 439 #define GCC_PCIE_2_PHY_BCR 16 440 #define GCC_PCIE_2_PHY_NOCSR_COM_PHY_BCR 17 441 #define GCC_PCIE_2_TUNNEL_BCR 18 442 #define GCC_PCIE_3_BCR 19 443 #define GCC_PCIE_3_LINK_DOWN_BCR 20 444 #define GCC_PCIE_3_NOCSR_COM_PHY_BCR 21 445 #define GCC_PCIE_3_PHY_BCR 22 446 #define GCC_PCIE_3_PHY_NOCSR_COM_PHY_BCR 23 447 #define GCC_PCIE_4_BCR 24 448 #define GCC_PCIE_4_LINK_DOWN_BCR 25 449 #define GCC_PCIE_4_NOCSR_COM_PHY_BCR 26 450 #define GCC_PCIE_4_PHY_BCR 27 451 #define GCC_PCIE_4_PHY_NOCSR_COM_PHY_BCR 28 452 #define GCC_PCIE_5_BCR 29 453 #define GCC_PCIE_5_LINK_DOWN_BCR 30 454 #define GCC_PCIE_5_NOCSR_COM_PHY_BCR 31 455 #define GCC_PCIE_5_PHY_BCR 32 456 #define GCC_PCIE_5_PHY_NOCSR_COM_PHY_BCR 33 457 #define GCC_PCIE_6A_BCR 34 458 #define GCC_PCIE_6A_LINK_DOWN_BCR 35 459 #define GCC_PCIE_6A_NOCSR_COM_PHY_BCR 36 460 #define GCC_PCIE_6A_PHY_BCR 37 461 #define GCC_PCIE_6A_PHY_NOCSR_COM_PHY_BCR 38 462 #define GCC_PCIE_6B_BCR 39 463 #define GCC_PCIE_6B_LINK_DOWN_BCR 40 464 #define GCC_PCIE_6B_NOCSR_COM_PHY_BCR 41 465 #define GCC_PCIE_6B_PHY_BCR 42 466 #define GCC_PCIE_6B_PHY_NOCSR_COM_PHY_BCR 43 467 #define GCC_PCIE_PHY_BCR 44 468 #define GCC_PCIE_PHY_CFG_AHB_BCR 45 469 #define GCC_PCIE_PHY_COM_BCR 46 470 #define GCC_PCIE_RSCC_BCR 47 471 #define GCC_PDM_BCR 48 472 #define GCC_QUPV3_WRAPPER_0_BCR 49 473 #define GCC_QUPV3_WRAPPER_1_BCR 50 474 #define GCC_QUPV3_WRAPPER_2_BCR 51 475 #define GCC_QUSB2PHY_HS0_MP_BCR 52 476 #define GCC_QUSB2PHY_HS1_MP_BCR 53 477 #define GCC_QUSB2PHY_PRIM_BCR 54 478 #define GCC_QUSB2PHY_SEC_BCR 55 479 #define GCC_QUSB2PHY_TERT_BCR 56 480 #define GCC_QUSB2PHY_USB20_HS_BCR 57 481 #define GCC_SDCC2_BCR 58 482 #define GCC_SDCC4_BCR 59 483 #define GCC_UFS_PHY_BCR 60 484 #define GCC_USB20_PRIM_BCR 61 485 #define GCC_USB30_MP_BCR 62 486 #define GCC_USB30_PRIM_BCR 63 487 #define GCC_USB30_SEC_BCR 64 488 #define GCC_USB30_TERT_BCR 65 489 #define GCC_USB3_MP_SS0_PHY_BCR 66 490 #define GCC_USB3_MP_SS1_PHY_BCR 67 491 #define GCC_USB3_PHY_PRIM_BCR 68 492 #define GCC_USB3_PHY_SEC_BCR 69 493 #define GCC_USB3_PHY_TERT_BCR 70 494 #define GCC_USB3_UNIPHY_MP0_BCR 71 495 #define GCC_USB3_UNIPHY_MP1_BCR 72 496 #define GCC_USB3PHY_PHY_PRIM_BCR 73 497 #define GCC_USB3PHY_PHY_SEC_BCR 74 498 #define GCC_USB3PHY_PHY_TERT_BCR 75 499 #define GCC_USB3UNIPHY_PHY_MP0_BCR 76 500 #define GCC_USB3UNIPHY_PHY_MP1_BCR 77 501 #define GCC_USB4_0_BCR 78 502 #define GCC_USB4_0_DP0_PHY_PRIM_BCR 79 503 #define GCC_USB4_1_DP0_PHY_SEC_BCR 80 504 #define GCC_USB4_2_DP0_PHY_TERT_BCR 81 505 #define GCC_USB4_1_BCR 82 506 #define GCC_USB4_2_BCR 83 507 #define GCC_USB_0_PHY_BCR 84 508 #define GCC_USB_1_PHY_BCR 85 509 #define GCC_USB_2_PHY_BCR 86 510 #define GCC_VIDEO_BCR 87 511 #define GCC_VIDEO_AXI0_CLK_ARES 88 512 #define GCC_VIDEO_AXI1_CLK_ARES 89 513 #define GCC_USB4_0_MISC_USB4_SYS_BCR 90 514 #define GCC_USB4_0_MISC_RX_CLK_0_BCR 91 515 #define GCC_USB4_0_MISC_RX_CLK_1_BCR 92 516 #define GCC_USB4_0_MISC_USB_PIPE_BCR 93 517 #define GCC_USB4_0_MISC_PCIE_PIPE_BCR 94 518 #define GCC_USB4_0_MISC_TMU_BCR 95 519 #define GCC_USB4_0_MISC_SB_IF_BCR 96 520 #define GCC_USB4_0_MISC_HIA_MSTR_BCR 97 521 #define GCC_USB4_0_MISC_AHB_BCR 98 522 #define GCC_USB4_0_MISC_DP0_MAX_PCLK_BCR 99 523 #define GCC_USB4_0_MISC_DP1_MAX_PCLK_BCR 100 524 #define GCC_USB4_1_MISC_USB4_SYS_BCR 101 525 #define GCC_USB4_1_MISC_RX_CLK_0_BCR 102 526 #define GCC_USB4_1_MISC_RX_CLK_1_BCR 103 527 #define GCC_USB4_1_MISC_USB_PIPE_BCR 104 528 #define GCC_USB4_1_MISC_PCIE_PIPE_BCR 105 529 #define GCC_USB4_1_MISC_TMU_BCR 106 530 #define GCC_USB4_1_MISC_SB_IF_BCR 107 531 #define GCC_USB4_1_MISC_HIA_MSTR_BCR 108 532 #define GCC_USB4_1_MISC_AHB_BCR 109 533 #define GCC_USB4_1_MISC_DP0_MAX_PCLK_BCR 110 534 #define GCC_USB4_1_MISC_DP1_MAX_PCLK_BCR 111 535 #define GCC_USB4_2_MISC_USB4_SYS_BCR 112 536 #define GCC_USB4_2_MISC_RX_CLK_0_BCR 113 537 #define GCC_USB4_2_MISC_RX_CLK_1_BCR 114 538 #define GCC_USB4_2_MISC_USB_PIPE_BCR 115 539 #define GCC_USB4_2_MISC_PCIE_PIPE_BCR 116 540 #define GCC_USB4_2_MISC_TMU_BCR 117 541 #define GCC_USB4_2_MISC_SB_IF_BCR 118 542 #define GCC_USB4_2_MISC_HIA_MSTR_BCR 119 543 #define GCC_USB4_2_MISC_AHB_BCR 120 544 #define GCC_USB4_2_MISC_DP0_MAX_PCLK_BCR 121 545 #define GCC_USB4_2_MISC_DP1_MAX_PCLK_BCR 122 546 #define GCC_USB4PHY_PHY_PRIM_BCR 123 547 #define GCC_USB4PHY_PHY_SEC_BCR 124 548 #define GCC_USB4PHY_PHY_TERT_BCR 125 549 550 #endif 551
Indexes created Thu Apr 23 00:23:13 UTC 2026