Lines Matching refs:RMIXL_IOREG_READ
235 bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + \
269 r = RMIXL_IOREG_READ(RMIXL_IO_DEV_GPIO + RMIXL_GPIO_RESET_CFG);
310 bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLS_SBC_PCIE_CFG_BAR);
323 bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLS_SBC_PCIE_ECFG_BAR);
336 bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLS_SBC_PCIE_MEM_BAR);
349 bar = RMIXL_IOREG_READ(RMIXL_IO_DEV_BRIDGE + RMIXLS_SBC_PCIE_IO_BAR);
514 r = RMIXL_IOREG_READ(RMIXL_IO_DEV_GPIO + RMIXL_GPIO_RESET_CFG);
658 r = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_BE +
662 r = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_BE +
1225 r = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + offset);
1235 if (RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + other) == 0) {
1304 r = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + offset);
1419 uint32_t status0 = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + int_sts_offset[link].r0);
1420 uint32_t status1 = RMIXL_IOREG_READ(RMIXL_IO_DEV_PCIE_LE + int_sts_offset[link].r1);
1541 r = RMIXL_IOREG_READ(RMIXLS_SBC_PCIE_CFG_BAR);
1553 r = RMIXL_IOREG_READ(RMIXLS_SBC_PCIE_ECFG_BAR);
1565 r = RMIXL_IOREG_READ(RMIXLS_SBC_PCIE_MEM_BAR);
1578 r = RMIXL_IOREG_READ(RMIXLS_SBC_PCIE_IO_BAR);