| /src/sys/arch/sandpoint/stand/altboot/ |
| siisata.c | 41 #define CSR_READ_4(r) in32rb(r)
184 val = CSR_READ_4(ss); /* has completed */
|
| dsk.c | 57 #define CSR_READ_4(r) in32rb(r)
|
| fxp.c | 94 #define CSR_READ_4(l, r) in32rb((l)->iobase+(r))
520 while (((value = CSR_READ_4(sc, FXP_CSR_MDICONTROL)) &
|
| kse.c | 47 #define CSR_READ_4(l, r) in32rb((l)->csr+(r))
|
| pcn.c | 47 #define CSR_READ_4(l, r) in32rb((l)->csr+(r))
157 (void)CSR_READ_4(l, PCN_32RESET);
314 return CSR_READ_4(l, PCN_RDP);
328 return CSR_READ_4(l, PCN_BDP);
|
| nvt.c | 52 #define CSR_READ_4(l, r) in32rb((l)->csr+(r))
|
| rge.c | 52 #define CSR_READ_4(l, r) in32rb((l)->csr+(r))
323 v = CSR_READ_4(l, RGE_PHYAR);
338 v = CSR_READ_4(l, RGE_PHYAR);
|
| stg.c | 46 #define CSR_READ_4(l, r) in32rb((l)->csr+(r))
363 reg = CSR_READ_4(l, STGE_AsicCtrl);
370 if ((CSR_READ_4(l, STGE_AsicCtrl) & AC_ResetBusy) == 0)
|
| skg.c | 51 #define CSR_READ_4(l, r) in32rb((l)->csr+(r))
463 val = CSR_READ_4(l, SK_GPIO);
|
| vge.c | 52 #define CSR_READ_4(l, r) in32rb((l)->csr+(r))
|
| /src/sys/arch/arm/xscale/ |
| pxa2x0_i2c.c | 407 #define CSR_READ_4(sc,r) bus_space_read_4(sc->sc_iot, sc->sc_ioh, r)
423 while (CSR_READ_4(sc, I2C_ICR) & ~ICR_UR)
436 isr = CSR_READ_4(sc, I2C_ISR);
512 *bytep = CSR_READ_4(sc, I2C_IDBR);
|
| ixp425_pci_space.c | 51 #define CSR_READ_4(x) *(volatile uint32_t *) \
272 data = CSR_READ_4(PCI_NP_RDATA);
273 if (CSR_READ_4(PCI_ISR) & ISR_PFE)
292 data = CSR_READ_4(PCI_NP_RDATA);
293 if (CSR_READ_4(PCI_ISR) & ISR_PFE)
309 data = CSR_READ_4(PCI_NP_RDATA);
310 if (CSR_READ_4(PCI_ISR) & ISR_PFE)
332 if (CSR_READ_4(PCI_ISR) & ISR_PFE)
352 if (CSR_READ_4(PCI_ISR) & ISR_PFE)
367 if (CSR_READ_4(PCI_ISR) & ISR_PFE
[all...] |
| pxa2x0_mci.c | 149 #define CSR_READ_4(sc, reg) \
154 CSR_WRITE_4(sc, reg, CSR_READ_4(sc, reg) | (val))
156 CSR_WRITE_4(sc, reg, CSR_READ_4(sc, reg) & ~(val))
732 if (ISSET(CSR_READ_4(sc, MMC_STAT), STAT_CLK_EN)) {
735 while (ISSET(CSR_READ_4(sc, MMC_STAT), STAT_CLK_EN)
757 status = CSR_READ_4(sc, MMC_I_REG) & ~CSR_READ_4(sc, MMC_I_MASK);
884 uint32_t h = CSR_READ_4(sc, MMC_RES) & 0xffff;
885 uint32_t l = CSR_READ_4(sc, MMC_RES) & 0xffff;
907 uint32_t h = CSR_READ_4(sc, MMC_RES) & 0xffff
[all...] |
| /src/sys/arch/evbarm/ixm1200/ |
| nappi_nppb.c | 62 #define CSR_READ_4(sc, reg) \
|
| /src/sys/dev/ic/ |
| i82557var.h | 356 #define CSR_READ_4(sc, reg) \
|
| wivar.h | 240 #define CSR_READ_4(sc, reg) \
262 #define CSR_READ_4(sc, reg) \
|
| rtl81x9var.h | 285 #define CSR_READ_4(sc, reg) \
|
| /src/sys/dev/pci/ |
| if_vr.c | 293 #define CSR_READ_4(sc, reg) \
346 CSR_READ_4(sc, reg) | (x))
350 CSR_READ_4(sc, reg) & ~(x))
|
| if_bgevar.h | 103 #define CSR_READ_4(sc, reg) \
109 CSR_READ_4(sc, reg); \
113 CSR_WRITE_4(sc, reg, (CSR_READ_4(sc, reg) | (x)))
117 CSR_READ_4(sc, reg); \
120 CSR_WRITE_4(sc, reg, (CSR_READ_4(sc, reg) & ~(x)))
124 CSR_READ_4(sc, reg); \
|
| if_ipwreg.h | 319 #define CSR_READ_4(sc, reg) \
|
| if_vge.c | 267 #define CSR_READ_4(sc, reg) \
279 CSR_WRITE_4((sc), (reg), CSR_READ_4((sc), (reg)) | (x))
286 CSR_WRITE_4((sc), (reg), CSR_READ_4((sc), (reg)) & ~(x))
1469 status = CSR_READ_4(sc, VGE_ISR);
|
| if_stge.c | 230 #define CSR_READ_4(_sc, reg) \
565 if (CSR_READ_4(sc, STGE_AsicCtrl) & AC_PhyMedia)
792 if ((CSR_READ_4(sc, STGE_DMACtrl) & DMAC_TxDMAInProg) == 0)
1137 txstat = CSR_READ_4(sc, STGE_TxStatus);
1430 (void) CSR_READ_4(sc, STGE_OctetRcvOk);
1432 (void) CSR_READ_4(sc, STGE_FramesRcvdOk);
1439 (void) CSR_READ_4(sc, STGE_OctetXmtdOk);
1442 CSR_READ_4(sc, STGE_FramesXmtdOk));
1445 CSR_READ_4(sc, STGE_LateCollisions) +
1446 CSR_READ_4(sc, STGE_MultiColFrames)
[all...] |
| if_iwireg.h | 539 #define CSR_READ_4(sc, reg) \
|
| if_kse.c | 65 #define CSR_READ_4(sc, off) \
1190 if ((isr = CSR_READ_4(sc, INTST)) == 0)
|
| if_etreg.h | 357 #define CSR_READ_4(sc, reg) \
|
