1 /* $NetBSD: qcom,gcc-msm8953.h,v 1.1.1.1 2021/11/07 16:50:00 jmcneill Exp $ */ 2 3 /* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ 4 5 #ifndef _DT_BINDINGS_CLK_MSM_GCC_8953_H 6 #define _DT_BINDINGS_CLK_MSM_GCC_8953_H 7 8 /* Clocks */ 9 #define APC0_DROOP_DETECTOR_CLK_SRC 0 10 #define APC1_DROOP_DETECTOR_CLK_SRC 1 11 #define APSS_AHB_CLK_SRC 2 12 #define BLSP1_QUP1_I2C_APPS_CLK_SRC 3 13 #define BLSP1_QUP1_SPI_APPS_CLK_SRC 4 14 #define BLSP1_QUP2_I2C_APPS_CLK_SRC 5 15 #define BLSP1_QUP2_SPI_APPS_CLK_SRC 6 16 #define BLSP1_QUP3_I2C_APPS_CLK_SRC 7 17 #define BLSP1_QUP3_SPI_APPS_CLK_SRC 8 18 #define BLSP1_QUP4_I2C_APPS_CLK_SRC 9 19 #define BLSP1_QUP4_SPI_APPS_CLK_SRC 10 20 #define BLSP1_UART1_APPS_CLK_SRC 11 21 #define BLSP1_UART2_APPS_CLK_SRC 12 22 #define BLSP2_QUP1_I2C_APPS_CLK_SRC 13 23 #define BLSP2_QUP1_SPI_APPS_CLK_SRC 14 24 #define BLSP2_QUP2_I2C_APPS_CLK_SRC 15 25 #define BLSP2_QUP2_SPI_APPS_CLK_SRC 16 26 #define BLSP2_QUP3_I2C_APPS_CLK_SRC 17 27 #define BLSP2_QUP3_SPI_APPS_CLK_SRC 18 28 #define BLSP2_QUP4_I2C_APPS_CLK_SRC 19 29 #define BLSP2_QUP4_SPI_APPS_CLK_SRC 20 30 #define BLSP2_UART1_APPS_CLK_SRC 21 31 #define BLSP2_UART2_APPS_CLK_SRC 22 32 #define BYTE0_CLK_SRC 23 33 #define BYTE1_CLK_SRC 24 34 #define CAMSS_GP0_CLK_SRC 25 35 #define CAMSS_GP1_CLK_SRC 26 36 #define CAMSS_TOP_AHB_CLK_SRC 27 37 #define CCI_CLK_SRC 28 38 #define CPP_CLK_SRC 29 39 #define CRYPTO_CLK_SRC 30 40 #define CSI0PHYTIMER_CLK_SRC 31 41 #define CSI0P_CLK_SRC 32 42 #define CSI0_CLK_SRC 33 43 #define CSI1PHYTIMER_CLK_SRC 34 44 #define CSI1P_CLK_SRC 35 45 #define CSI1_CLK_SRC 36 46 #define CSI2PHYTIMER_CLK_SRC 37 47 #define CSI2P_CLK_SRC 38 48 #define CSI2_CLK_SRC 39 49 #define ESC0_CLK_SRC 40 50 #define ESC1_CLK_SRC 41 51 #define GCC_APC0_DROOP_DETECTOR_GPLL0_CLK 42 52 #define GCC_APC1_DROOP_DETECTOR_GPLL0_CLK 43 53 #define GCC_APSS_AHB_CLK 44 54 #define GCC_APSS_AXI_CLK 45 55 #define GCC_APSS_TCU_ASYNC_CLK 46 56 #define GCC_BIMC_GFX_CLK 47 57 #define GCC_BIMC_GPU_CLK 48 58 #define GCC_BLSP1_AHB_CLK 49 59 #define GCC_BLSP1_QUP1_I2C_APPS_CLK 50 60 #define GCC_BLSP1_QUP1_SPI_APPS_CLK 51 61 #define GCC_BLSP1_QUP2_I2C_APPS_CLK 52 62 #define GCC_BLSP1_QUP2_SPI_APPS_CLK 53 63 #define GCC_BLSP1_QUP3_I2C_APPS_CLK 54 64 #define GCC_BLSP1_QUP3_SPI_APPS_CLK 55 65 #define GCC_BLSP1_QUP4_I2C_APPS_CLK 56 66 #define GCC_BLSP1_QUP4_SPI_APPS_CLK 57 67 #define GCC_BLSP1_UART1_APPS_CLK 58 68 #define GCC_BLSP1_UART2_APPS_CLK 59 69 #define GCC_BLSP2_AHB_CLK 60 70 #define GCC_BLSP2_QUP1_I2C_APPS_CLK 61 71 #define GCC_BLSP2_QUP1_SPI_APPS_CLK 62 72 #define GCC_BLSP2_QUP2_I2C_APPS_CLK 63 73 #define GCC_BLSP2_QUP2_SPI_APPS_CLK 64 74 #define GCC_BLSP2_QUP3_I2C_APPS_CLK 65 75 #define GCC_BLSP2_QUP3_SPI_APPS_CLK 66 76 #define GCC_BLSP2_QUP4_I2C_APPS_CLK 67 77 #define GCC_BLSP2_QUP4_SPI_APPS_CLK 68 78 #define GCC_BLSP2_UART1_APPS_CLK 69 79 #define GCC_BLSP2_UART2_APPS_CLK 70 80 #define GCC_BOOT_ROM_AHB_CLK 71 81 #define GCC_CAMSS_AHB_CLK 72 82 #define GCC_CAMSS_CCI_AHB_CLK 73 83 #define GCC_CAMSS_CCI_CLK 74 84 #define GCC_CAMSS_CPP_AHB_CLK 75 85 #define GCC_CAMSS_CPP_AXI_CLK 76 86 #define GCC_CAMSS_CPP_CLK 77 87 #define GCC_CAMSS_CSI0PHYTIMER_CLK 78 88 #define GCC_CAMSS_CSI0PHY_CLK 79 89 #define GCC_CAMSS_CSI0PIX_CLK 80 90 #define GCC_CAMSS_CSI0RDI_CLK 81 91 #define GCC_CAMSS_CSI0_AHB_CLK 82 92 #define GCC_CAMSS_CSI0_CLK 83 93 #define GCC_CAMSS_CSI0_CSIPHY_3P_CLK 84 94 #define GCC_CAMSS_CSI1PHYTIMER_CLK 85 95 #define GCC_CAMSS_CSI1PHY_CLK 86 96 #define GCC_CAMSS_CSI1PIX_CLK 87 97 #define GCC_CAMSS_CSI1RDI_CLK 88 98 #define GCC_CAMSS_CSI1_AHB_CLK 89 99 #define GCC_CAMSS_CSI1_CLK 90 100 #define GCC_CAMSS_CSI1_CSIPHY_3P_CLK 91 101 #define GCC_CAMSS_CSI2PHYTIMER_CLK 92 102 #define GCC_CAMSS_CSI2PHY_CLK 93 103 #define GCC_CAMSS_CSI2PIX_CLK 94 104 #define GCC_CAMSS_CSI2RDI_CLK 95 105 #define GCC_CAMSS_CSI2_AHB_CLK 96 106 #define GCC_CAMSS_CSI2_CLK 97 107 #define GCC_CAMSS_CSI2_CSIPHY_3P_CLK 98 108 #define GCC_CAMSS_CSI_VFE0_CLK 99 109 #define GCC_CAMSS_CSI_VFE1_CLK 100 110 #define GCC_CAMSS_GP0_CLK 101 111 #define GCC_CAMSS_GP1_CLK 102 112 #define GCC_CAMSS_ISPIF_AHB_CLK 103 113 #define GCC_CAMSS_JPEG0_CLK 104 114 #define GCC_CAMSS_JPEG_AHB_CLK 105 115 #define GCC_CAMSS_JPEG_AXI_CLK 106 116 #define GCC_CAMSS_MCLK0_CLK 107 117 #define GCC_CAMSS_MCLK1_CLK 108 118 #define GCC_CAMSS_MCLK2_CLK 109 119 #define GCC_CAMSS_MCLK3_CLK 110 120 #define GCC_CAMSS_MICRO_AHB_CLK 111 121 #define GCC_CAMSS_TOP_AHB_CLK 112 122 #define GCC_CAMSS_VFE0_AHB_CLK 113 123 #define GCC_CAMSS_VFE0_AXI_CLK 114 124 #define GCC_CAMSS_VFE0_CLK 115 125 #define GCC_CAMSS_VFE1_AHB_CLK 116 126 #define GCC_CAMSS_VFE1_AXI_CLK 117 127 #define GCC_CAMSS_VFE1_CLK 118 128 #define GCC_CPP_TBU_CLK 119 129 #define GCC_CRYPTO_AHB_CLK 120 130 #define GCC_CRYPTO_AXI_CLK 121 131 #define GCC_CRYPTO_CLK 122 132 #define GCC_DCC_CLK 123 133 #define GCC_GP1_CLK 124 134 #define GCC_GP2_CLK 125 135 #define GCC_GP3_CLK 126 136 #define GCC_JPEG_TBU_CLK 127 137 #define GCC_MDP_TBU_CLK 128 138 #define GCC_MDSS_AHB_CLK 129 139 #define GCC_MDSS_AXI_CLK 130 140 #define GCC_MDSS_BYTE0_CLK 131 141 #define GCC_MDSS_BYTE1_CLK 132 142 #define GCC_MDSS_ESC0_CLK 133 143 #define GCC_MDSS_ESC1_CLK 134 144 #define GCC_MDSS_MDP_CLK 135 145 #define GCC_MDSS_PCLK0_CLK 136 146 #define GCC_MDSS_PCLK1_CLK 137 147 #define GCC_MDSS_VSYNC_CLK 138 148 #define GCC_MSS_CFG_AHB_CLK 139 149 #define GCC_MSS_Q6_BIMC_AXI_CLK 140 150 #define GCC_OXILI_AHB_CLK 141 151 #define GCC_OXILI_AON_CLK 142 152 #define GCC_OXILI_GFX3D_CLK 143 153 #define GCC_OXILI_TIMER_CLK 144 154 #define GCC_PCNOC_USB3_AXI_CLK 145 155 #define GCC_PDM2_CLK 146 156 #define GCC_PDM_AHB_CLK 147 157 #define GCC_PRNG_AHB_CLK 148 158 #define GCC_QDSS_DAP_CLK 149 159 #define GCC_QUSB_REF_CLK 150 160 #define GCC_RBCPR_GFX_CLK 151 161 #define GCC_SDCC1_AHB_CLK 152 162 #define GCC_SDCC1_APPS_CLK 153 163 #define GCC_SDCC1_ICE_CORE_CLK 154 164 #define GCC_SDCC2_AHB_CLK 155 165 #define GCC_SDCC2_APPS_CLK 156 166 #define GCC_SMMU_CFG_CLK 157 167 #define GCC_USB30_MASTER_CLK 158 168 #define GCC_USB30_MOCK_UTMI_CLK 159 169 #define GCC_USB30_SLEEP_CLK 160 170 #define GCC_USB3_AUX_CLK 161 171 #define GCC_USB3_PIPE_CLK 162 172 #define GCC_USB_PHY_CFG_AHB_CLK 163 173 #define GCC_USB_SS_REF_CLK 164 174 #define GCC_VENUS0_AHB_CLK 165 175 #define GCC_VENUS0_AXI_CLK 166 176 #define GCC_VENUS0_CORE0_VCODEC0_CLK 167 177 #define GCC_VENUS0_VCODEC0_CLK 168 178 #define GCC_VENUS_TBU_CLK 169 179 #define GCC_VFE1_TBU_CLK 170 180 #define GCC_VFE_TBU_CLK 171 181 #define GFX3D_CLK_SRC 172 182 #define GP1_CLK_SRC 173 183 #define GP2_CLK_SRC 174 184 #define GP3_CLK_SRC 175 185 #define GPLL0 176 186 #define GPLL0_EARLY 177 187 #define GPLL2 178 188 #define GPLL2_EARLY 179 189 #define GPLL3 180 190 #define GPLL3_EARLY 181 191 #define GPLL4 182 192 #define GPLL4_EARLY 183 193 #define GPLL6 184 194 #define GPLL6_EARLY 185 195 #define JPEG0_CLK_SRC 186 196 #define MCLK0_CLK_SRC 187 197 #define MCLK1_CLK_SRC 188 198 #define MCLK2_CLK_SRC 189 199 #define MCLK3_CLK_SRC 190 200 #define MDP_CLK_SRC 191 201 #define PCLK0_CLK_SRC 192 202 #define PCLK1_CLK_SRC 193 203 #define PDM2_CLK_SRC 194 204 #define RBCPR_GFX_CLK_SRC 195 205 #define SDCC1_APPS_CLK_SRC 196 206 #define SDCC1_ICE_CORE_CLK_SRC 197 207 #define SDCC2_APPS_CLK_SRC 198 208 #define USB30_MASTER_CLK_SRC 199 209 #define USB30_MOCK_UTMI_CLK_SRC 200 210 #define USB3_AUX_CLK_SRC 201 211 #define VCODEC0_CLK_SRC 202 212 #define VFE0_CLK_SRC 203 213 #define VFE1_CLK_SRC 204 214 #define VSYNC_CLK_SRC 205 215 216 /* GCC block resets */ 217 #define GCC_CAMSS_MICRO_BCR 0 218 #define GCC_MSS_BCR 1 219 #define GCC_QUSB2_PHY_BCR 2 220 #define GCC_USB3PHY_PHY_BCR 3 221 #define GCC_USB3_PHY_BCR 4 222 #define GCC_USB_30_BCR 5 223 224 /* GDSCs */ 225 #define CPP_GDSC 0 226 #define JPEG_GDSC 1 227 #define MDSS_GDSC 2 228 #define OXILI_CX_GDSC 3 229 #define OXILI_GX_GDSC 4 230 #define USB30_GDSC 5 231 #define VENUS_CORE0_GDSC 6 232 #define VENUS_GDSC 7 233 #define VFE0_GDSC 8 234 #define VFE1_GDSC 9 235 236 #endif 237
Indexes created Sat Sep 27 14:09:57 GMT 2025