/src/sys/external/bsd/drm2/dist/drm/amd/amdgpu/ |
amdgpu_tonga_ih.c | 377 u32 srbm_soft_reset = 0; local in function:tonga_ih_check_soft_reset 381 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, 384 if (srbm_soft_reset) { 385 adev->irq.srbm_soft_reset = srbm_soft_reset; 388 adev->irq.srbm_soft_reset = 0; 397 if (!adev->irq.srbm_soft_reset) 407 if (!adev->irq.srbm_soft_reset) 416 u32 srbm_soft_reset; local in function:tonga_ih_soft_reset [all...] |
amdgpu_vce_v3_0.c | 612 u32 srbm_soft_reset = 0; local in function:vce_v3_0_check_soft_reset 630 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1); 631 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE1, 1); 635 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1) 653 u32 srbm_soft_reset; local in function:vce_v3_0_soft_reset [all...] |
amdgpu_vce_v4_0.c | 706 u32 srbm_soft_reset = 0; 724 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1); 725 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE1, 1); 729 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_VCE0, 1) [all...] |
amdgpu_cik_ih.c | 388 u32 srbm_soft_reset = 0; local in function:cik_ih_soft_reset 392 srbm_soft_reset |= SRBM_SOFT_RESET__SOFT_RESET_IH_MASK; 394 if (srbm_soft_reset) { 396 tmp |= srbm_soft_reset; 397 dev_info(adev->dev, "SRBM_SOFT_RESET=0x%08X\n", tmp); 403 tmp &= ~srbm_soft_reset;
|
amdgpu_si_ih.c | 245 u32 srbm_soft_reset = 0; local in function:si_ih_soft_reset 249 srbm_soft_reset |= SRBM_SOFT_RESET__SOFT_RESET_IH_MASK; 251 if (srbm_soft_reset) { 252 tmp = RREG32(SRBM_SOFT_RESET); 253 tmp |= srbm_soft_reset; 254 dev_info(adev->dev, "SRBM_SOFT_RESET=0x%08X\n", tmp); 255 WREG32(SRBM_SOFT_RESET, tmp); 256 tmp = RREG32(SRBM_SOFT_RESET); 260 tmp &= ~srbm_soft_reset; 261 WREG32(SRBM_SOFT_RESET, tmp) [all...] |
amdgpu_cz_ih.c | 365 u32 srbm_soft_reset = 0; local in function:cz_ih_soft_reset 370 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, 373 if (srbm_soft_reset) { 375 tmp |= srbm_soft_reset; 376 dev_info(adev->dev, "SRBM_SOFT_RESET=0x%08X\n", tmp); 382 tmp &= ~srbm_soft_reset;
|
amdgpu_iceland_ih.c | 365 u32 srbm_soft_reset = 0; local in function:iceland_ih_soft_reset 370 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, 373 if (srbm_soft_reset) { 375 tmp |= srbm_soft_reset; 376 dev_info(adev->dev, "SRBM_SOFT_RESET=0x%08X\n", tmp); 382 tmp &= ~srbm_soft_reset;
|
amdgpu_uvd.h | 50 uint32_t srbm_soft_reset; member in struct:amdgpu_uvd_inst
|
amdgpu_vce.h | 54 uint32_t srbm_soft_reset; member in struct:amdgpu_vce
|
amdgpu_sdma_v3_0.c | 1257 u32 srbm_soft_reset = 0; local in function:sdma_v3_0_check_soft_reset 1262 srbm_soft_reset |= SRBM_SOFT_RESET__SOFT_RESET_SDMA_MASK; 1263 srbm_soft_reset |= SRBM_SOFT_RESET__SOFT_RESET_SDMA1_MASK; 1266 if (srbm_soft_reset) { 1267 adev->sdma.srbm_soft_reset = srbm_soft_reset; 1270 adev->sdma.srbm_soft_reset = 0; 1278 u32 srbm_soft_reset = 0; local in function:sdma_v3_0_pre_soft_reset 1280 if (!adev->sdma.srbm_soft_reset) 1283 srbm_soft_reset = adev->sdma.srbm_soft_reset 1297 u32 srbm_soft_reset = 0; local in function:sdma_v3_0_post_soft_reset 1316 u32 srbm_soft_reset = 0; local in function:sdma_v3_0_soft_reset [all...] |
amdgpu_irq.h | 101 uint32_t srbm_soft_reset; member in struct:amdgpu_irq
|
amdgpu_sdma.h | 71 uint32_t srbm_soft_reset; member in struct:amdgpu_sdma
|
amdgpu_uvd_v6_0.c | 741 WREG32_FIELD(SRBM_SOFT_RESET, SOFT_RESET_UVD, 0); 1141 u32 srbm_soft_reset = 0; local in function:uvd_v6_0_check_soft_reset 1147 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, SOFT_RESET_UVD, 1); 1149 if (srbm_soft_reset) { 1150 adev->uvd.inst->srbm_soft_reset = srbm_soft_reset; 1153 adev->uvd.inst->srbm_soft_reset = 0; 1162 if (!adev->uvd.inst->srbm_soft_reset) 1172 u32 srbm_soft_reset; local in function:uvd_v6_0_soft_reset [all...] |
amdgpu_gmc_v8_0.c | 1331 u32 srbm_soft_reset = 0; local in function:gmc_v8_0_check_soft_reset 1336 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, 1337 SRBM_SOFT_RESET, SOFT_RESET_VMC, 1); 1342 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, 1343 SRBM_SOFT_RESET, SOFT_RESET_MC, 1); 1345 if (srbm_soft_reset) { 1346 adev->gmc.srbm_soft_reset = srbm_soft_reset; 1372 u32 srbm_soft_reset; local in function:gmc_v8_0_soft_reset [all...] |
amdgpu_uvd_v7_0.c | 1464 u32 srbm_soft_reset = 0; 1471 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, 1472 SRBM_SOFT_RESET, SOFT_RESET_UVD, 1); 1474 if (srbm_soft_reset) { 1475 adev->uvd.inst[ring->me].srbm_soft_reset = srbm_soft_reset; 1478 adev->uvd.inst[ring->me].srbm_soft_reset = 0; 1487 if (!adev->uvd.inst[ring->me].srbm_soft_reset) 1497 u32 srbm_soft_reset; [all...] |
amdgpu_gmc_v6_0.c | 1020 u32 srbm_soft_reset = 0; local in function:gmc_v6_0_soft_reset 1024 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, 1025 SRBM_SOFT_RESET, SOFT_RESET_VMC, 1); 1030 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, 1031 SRBM_SOFT_RESET, SOFT_RESET_MC, 1); 1034 if (srbm_soft_reset) { 1042 tmp |= srbm_soft_reset; 1043 dev_info(adev->dev, "SRBM_SOFT_RESET=0x%08X\n", tmp) [all...] |
amdgpu_gmc_v7_0.c | 1203 u32 srbm_soft_reset = 0; local in function:gmc_v7_0_soft_reset 1207 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, 1208 SRBM_SOFT_RESET, SOFT_RESET_VMC, 1); 1213 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, 1214 SRBM_SOFT_RESET, SOFT_RESET_MC, 1); 1217 if (srbm_soft_reset) { 1225 tmp |= srbm_soft_reset; 1226 dev_info(adev->dev, "SRBM_SOFT_RESET=0x%08X\n", tmp) [all...] |
amdgpu_sdma_v2_4.c | 971 u32 srbm_soft_reset = 0; local in function:sdma_v2_4_soft_reset 980 srbm_soft_reset |= SRBM_SOFT_RESET__SOFT_RESET_SDMA_MASK; 987 srbm_soft_reset |= SRBM_SOFT_RESET__SOFT_RESET_SDMA1_MASK; 990 if (srbm_soft_reset) { 992 tmp |= srbm_soft_reset; 993 dev_info(adev->dev, "SRBM_SOFT_RESET=0x%08X\n", tmp); 999 tmp &= ~srbm_soft_reset;
|
amdgpu_cik_sdma.c | 1077 u32 srbm_soft_reset = 0; local in function:cik_sdma_soft_reset 1086 srbm_soft_reset |= SRBM_SOFT_RESET__SOFT_RESET_SDMA_MASK; 1093 srbm_soft_reset |= SRBM_SOFT_RESET__SOFT_RESET_SDMA1_MASK; 1096 if (srbm_soft_reset) { 1098 tmp |= srbm_soft_reset; 1099 dev_info(adev->dev, "SRBM_SOFT_RESET=0x%08X\n", tmp); 1105 tmp &= ~srbm_soft_reset;
|
amdgpu_gmc.h | 200 uint32_t srbm_soft_reset; member in struct:amdgpu_gmc
|
amdgpu_gfx_v8_0.c | 4951 u32 grbm_soft_reset = 0, srbm_soft_reset = 0; local in function:gfx_v8_0_check_soft_reset 4967 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, 4968 SRBM_SOFT_RESET, SOFT_RESET_GRBM, 1); 4986 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, SRBM_SOFT_RESET, 4993 srbm_soft_reset = REG_SET_FIELD(srbm_soft_reset, 4994 SRBM_SOFT_RESET, SOFT_RESET_GRBM, 1) 5054 u32 grbm_soft_reset = 0, srbm_soft_reset = 0; local in function:gfx_v8_0_soft_reset [all...] |
amdgpu_gfx.h | 302 uint32_t srbm_soft_reset; member in struct:amdgpu_gfx
|
/src/sys/external/bsd/drm2/dist/drm/radeon/ |
radeon_ni.c | 1834 u32 grbm_soft_reset = 0, srbm_soft_reset = 0; local in function:cayman_gpu_soft_reset 1894 srbm_soft_reset |= SOFT_RESET_GRBM; 1898 srbm_soft_reset |= SOFT_RESET_DMA; 1901 srbm_soft_reset |= SOFT_RESET_DMA1; 1904 srbm_soft_reset |= SOFT_RESET_DC; 1907 srbm_soft_reset |= SOFT_RESET_RLC; 1910 srbm_soft_reset |= SOFT_RESET_SEM; 1913 srbm_soft_reset |= SOFT_RESET_IH; 1916 srbm_soft_reset |= SOFT_RESET_GRBM; 1919 srbm_soft_reset |= SOFT_RESET_VMC [all...] |
radeon_r600.c | 1721 u32 grbm_soft_reset = 0, srbm_soft_reset = 0; local in function:r600_gpu_soft_reset 1787 srbm_soft_reset |= S_000E60_SOFT_RESET_GRBM(1); 1792 srbm_soft_reset |= RV770_SOFT_RESET_DMA; 1794 srbm_soft_reset |= SOFT_RESET_DMA; 1798 srbm_soft_reset |= S_000E60_SOFT_RESET_RLC(1); 1801 srbm_soft_reset |= S_000E60_SOFT_RESET_SEM(1); 1804 srbm_soft_reset |= S_000E60_SOFT_RESET_IH(1); 1807 srbm_soft_reset |= S_000E60_SOFT_RESET_GRBM(1); 1811 srbm_soft_reset |= S_000E60_SOFT_RESET_MC(1); 1815 srbm_soft_reset |= S_000E60_SOFT_RESET_VMC(1) [all...] |
radeon_evergreen.c | 3903 u32 grbm_soft_reset = 0, srbm_soft_reset = 0; local in function:evergreen_gpu_soft_reset 3948 srbm_soft_reset |= SOFT_RESET_GRBM; 3952 srbm_soft_reset |= SOFT_RESET_DMA; 3955 srbm_soft_reset |= SOFT_RESET_DC; 3958 srbm_soft_reset |= SOFT_RESET_RLC; 3961 srbm_soft_reset |= SOFT_RESET_SEM; 3964 srbm_soft_reset |= SOFT_RESET_IH; 3967 srbm_soft_reset |= SOFT_RESET_GRBM; 3970 srbm_soft_reset |= SOFT_RESET_VMC; 3974 srbm_soft_reset |= SOFT_RESET_MC [all...] |