| /src/sys/arch/arm/nvidia/ |
| tegra124_xusbpad.c | 122 tegra_reg_set_clear(bst, bsh, XUSB_PADCTL_USB3_PAD_MUX_REG,
128 tegra_reg_set_clear(bst, bsh, XUSB_PADCTL_IOPHY_MISC_PAD_S0_CTL1_REG,
132 tegra_reg_set_clear(bst, bsh, XUSB_PADCTL_IOPHY_PLL_S0_CTL1_REG,
136 tegra_reg_set_clear(bst, bsh, XUSB_PADCTL_IOPHY_PLL_S0_CTL1_REG,
138 tegra_reg_set_clear(bst, bsh, XUSB_PADCTL_IOPHY_PLL_S0_CTL1_REG,
216 tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, XUSB_PADCTL_USB2_BIAS_PAD_CTL0_REG,
223 tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh,
237 tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh,
251 tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh,
266 tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh
[all...] |
| tegra_usbphy.c | 206 tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_SUSP_CTRL_REG,
210 tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_SUSP_CTRL_REG,
214 tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_MISC_CFG1_REG,
219 tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_PHY_VBUS_SENSORS_REG,
225 tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_XCVR_CFG0_REG,
233 tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_XCVR_CFG1_REG,
239 tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_BIAS_CFG0_REG,
246 tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_BIAS_CFG1_REG,
251 tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_MISC_CFG0_REG,
256 tegra_reg_set_clear(bst, bsh, TEGRA_EHCI_UTMIP_BIAS_CFG1_REG
[all...] |
| tegra_ahcisata.c | 252 tegra_reg_set_clear(bst, bsh, TEGRA_SATA_AUX_MISC_CNTL_1_REG,
254 tegra_reg_set_clear(bst, bsh, TEGRA_SATA_AUX_RX_STAT_INT_REG,
258 tegra_reg_set_clear(bst, bsh, TEGRA_SATA_AUX_MISC_CNTL_1_REG,
262 tegra_reg_set_clear(bst, bsh, TEGRA_SATA_AUX_MISC_CNTL_1_REG,
266 tegra_reg_set_clear(bst, bsh, TEGRA_SATA_CONFIGURATION_REG,
275 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG_PHY_0_REG,
279 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_NVOOB_REG,
287 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CFG_2NVOOB_2_REG,
300 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CHX_PHY_CTRL1_GEN1_REG,
305 tegra_reg_set_clear(bst, bsh, TEGRA_T_SATA0_CHX_PHY_CTRL1_GEN2_REG
[all...] |
| tegra210_car.c | 876 tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG3_REG,
878 tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG3_REG,
880 tegra_reg_set_clear(bst, bsh, CAR_UTMIPLL_HW_PWRDN_CFG0_REG,
884 tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG2_REG,
886 tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG2_REG,
888 tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG2_REG,
890 tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG1_REG,
892 tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG1_REG,
907 tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG2_REG,
918 tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG1_REG, 0
[all...] |
| tegra_var.h | 84 tegra_reg_set_clear(bus_space_tag_t bst, bus_space_handle_t bsh, function in typeref:typename:void
|
| tegra124_car.c | 836 tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG2_REG,
845 tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG1_REG,
851 tegra_reg_set_clear(bst, bsh, CAR_UTMIP_PLL_CFG1_REG,
869 tegra_reg_set_clear(bst, bsh, CAR_PLLREFE_MISC_REG,
875 tegra_reg_set_clear(bst, bsh, CAR_PLLREFE_MISC_REG,
877 tegra_reg_set_clear(bst, bsh, CAR_PLLREFE_BASE_REG,
879 tegra_reg_set_clear(bst, bsh, CAR_PLLREFE_MISC_REG,
887 tegra_reg_set_clear(bst, bsh, CAR_PLLE_MISC_REG,
889 tegra_reg_set_clear(bst, bsh, CAR_PLLE_BASE_REG,
891 tegra_reg_set_clear(bst, bsh, CAR_PLLE_MISC_REG
[all...] |
| tegra_drm.h | 148 tegra_reg_set_clear((enc)->bst, (enc)->bsh, (reg), (set), (clr))
155 tegra_reg_set_clear((crtc)->bst, (crtc)->bsh, (reg), (set), (clr))
|
| tegra_pmc.c | 197 tegra_reg_set_clear(bst, bsh, PMC_IO_DPD_STATUS_REG,
199 tegra_reg_set_clear(bst, bsh, PMC_IO_DPD2_STATUS_REG,
|
| tegra_hdaudio.c | 246 tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, TEGRA_HDA_IFPS_CONFIG_REG,
248 tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, TEGRA_HDA_CFG_CMD_REG,
260 tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh, TEGRA_HDA_IFPS_INTR_REG,
|
| tegra_mc.c | 69 tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (reg), (set), (clr))
|
| tegra_timer.c | 72 tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (reg), (set), (clr))
|
| tegra_soctherm.c | 153 tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (reg), (set), (clr))
160 tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (s)->s_base + (reg), (set), (clr))
|
| tegra_ehci.c | 172 tegra_reg_set_clear(sc->sc_bst, sc->sc_bsh,
|
| tegra_xusb.c | 650 tegra_reg_set_clear(bst, ipfsh, 0x180, 1, 0);
656 tegra_reg_set_clear(bst, fpcih, PCI_COMMAND_STATUS_REG,
670 tegra_reg_set_clear(bst, ipfsh, 0x188, __BIT(16), 0);
981 tegra_reg_set_clear(bst, fpcih, T_XUSB_CFG_ARU_MAILBOX_CMD_REG,
|
| tegra_cec.c | 112 tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (reg), (set), (clr))
|
| tegra_i2c.c | 84 tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (reg), (setval), (clrval))
|
| tegra210_xusbpad.c | 223 tegra_reg_set_clear((sc)->sc_bst, (sc)->sc_bsh, (reg), (set), (clr))
|
